HDL-модель керуючого автомату паралельної дії

Abstract

Метою кваліфікаційної роботи є розробка HDL-моделі логічного керуючого автомату паралельної дії з розширеним функціоналом у вигляді програмованих таймерів, для формування можливості його практичної реалізації на базі ПЛІС. У ході виконання кваліфікаційної роботи проведено аналіз керуючих пристроїв з паралельною архітектурою – класичного ПЛІС-контролера паралельної дії та ПЛІС-контролера паралельної дії з розширеними функціональними можливостями. Розглянуто перспективний засіб реалізації керуючих пристроїв з паралельною архітектурою – програмовані логічні інтегральні схеми. Виконано аналіз HDL-моделі класичного ПЛІС-контролера паралельної дії. Досліджено інструментальні засоби розробки HDL-моделей керуючих пристроїв з паралельною архітектурою. Виконано розробку HDL-моделі перспективного ПЛІС-контролера ПД з програмованими таймерами.