Методи та засоби генерації коду на VHDL

Abstract

Метою кваліфікаційної роботи є аналіз методів та засобів генерації коду на VHDL для існуючих рішень апаратного прискорення за рахунок використання штучних нейронних мереж. У ході виконання кваліфікаційної роботи проведено аналіз методів та засобві генерації кода VHDL. Розроблено метод апаратного прискорення згорткових нейронних мереж на FPGA з використанням VHDL. Проведено аналіз топологій згорткових нейронних мереж; аналіз існуючих алгоритмів навчання згорткових нейронних мереж. Досліджено існуючі рішення апаратного прискорення. Розроблений інструмент генерації VHDL. Використання методу значно зменшить час розробки, необхідний для впровадження згорткової нейронної мережі, також знащить недоліки, що виникають через складність розробки мов опису апаратних засобів.