Методи та засоби генерації коду на VHDL

Івановський, П. С.

Публікація:
Методи та засоби генерації коду на VHDL

dc.contributor.author	Івановський, П. С.
dc.date.accessioned	2024-07-26T16:50:43Z
dc.date.available	2024-07-26T16:50:43Z
dc.date.issued	2024
dc.description.abstract	Метою кваліфікаційної роботи є аналіз методів та засобів генерації коду на VHDL для існуючих рішень апаратного прискорення за рахунок використання штучних нейронних мереж. У ході виконання кваліфікаційної роботи проведено аналіз методів та засобві генерації кода VHDL. Розроблено метод апаратного прискорення згорткових нейронних мереж на FPGA з використанням VHDL. Проведено аналіз топологій згорткових нейронних мереж; аналіз існуючих алгоритмів навчання згорткових нейронних мереж. Досліджено існуючі рішення апаратного прискорення. Розроблений інструмент генерації VHDL. Використання методу значно зменшить час розробки, необхідний для впровадження згорткової нейронної мережі, також знащить недоліки, що виникають через складність розробки мов опису апаратних засобів.
dc.identifier.citation	Івановський П. С. Методи та засоби генерації коду на VHDL : пояснювальна записка до кваліфікаційної роботи здобувача вищої освіти на другому (магістерському) рівні, спеціальність 123 Комп'ютерна інженерія / П. С. Івановський ; М-во освіти і науки України, Харків. нац. ун-т радіоелектроніки. – Харків, 2024. – 62 с.
dc.identifier.uri	https://openarchive.nure.ua/handle/document/27591
dc.language.iso	uk
dc.subject	генератор коду
dc.subject	CUDA
dc.subject	VHDL
dc.subject	згорткова нейронна мережа
dc.title	Методи та засоби генерації коду на VHDL
dc.title.alternative	Methods and Tools for VHDL Code Generation
dc.type	Other
dspace.entity.type	Publication