Публікація: Автомат векторно-дедуктивного моделювання несправностей логіки
Завантаження...
Дата
Автори
Назва журналу
ISSN журналу
Назва тому
Видавець
Анотація
У магістерській роботі розглядаються питання, пов'язані зі створенням моделей, методів, архітектур, спрямованих на зниження часу верифікації цифрових схем на основі векторного паралельного моделювання несправностей. Мета дослідження – суттєве зниження часу верифікації цифрових схем за рахунок векторного паралельного моделювання несправностей як адрес. Для досягнення поставленої мети необхідно вирішити такі задачі: - проаналізувати сучасні технологічні тенденції; - виконати аналітичний огляд методів моделювання несправностей; - вдосконалити автомат векторно-дедуктивного моделювання несправностей логіки.
Опис
Цитування
Кулак Г. К. Автомат векторно-дедуктивного моделювання несправностей логіки : пояснювальна записка до кваліфікаційної роботи здобувача вищої освіти на другому (магістерському) рівні, спеціальність 123 Комп’ютерна інженерія / Г. К. Кулак ; М-во освіти і науки України, Харків. нац. ун-т радіоелектроніки. – Харків, 2023. – 61 с.