Публікація: Особенности использования языков описания аппаратуры VHDL И Verilog
Завантаження...
Дата
2019
Автори
Назва журналу
ISSN журналу
Назва тома
Видавництво
ХНУРЕ
Анотація
VHDL and Verilog are hardware descriptive languages. These languages are designed for simulate electronic circuits at the level of valve, register transmissions, microcircuit cases. Therefore, they can be called languages of through fвпunctional and logical design. However, they have a number of differences, which we will consider in this article
Опис
Ключові слова
Бібліографічний опис
Садковая М. В. Особенности использования языков описания аппаратуры VHDL И Verilog / М. В. Садковая // Радіоелектроніка та молодь у ХХІ столітті : матеріали 23 Міжнар. молодіж. форуму, 16–18 квітня 2019 р. – Харків : ХНУРЕ, 2019. – Т. 5. – С. 33–34.