Публікація: Синтез та верифікація цифрової схеми по логічному вектору
Завантаження...
Дата
2025
Автори
Назва журналу
ISSN журналу
Назва тома
Видавництво
Анотація
Тематика роботи стосується питань синтезу та верифікації цифрової схеми по логічному вектору на основі математичного апарату та технологій векторно-логічного комп’ютингу. Мета бакалаврської роботи – зниження витрат на тестування та верифікацію цифрових проектів за рахунок синтезу логічного вектору цифрової схеми на основі векторно-логічних обчислювальних механізмів. Задачі: огляд стану технологій; аналіз наукових джерел; аналіз математичного апарату та технологічних рішень векторно-логічного комп’ютингу; синтез та верифікація цифрової схеми по логічному вектору на основі векторно-логічних обчислювальних механізмів.
Опис
Ключові слова
логічний вектор, векторно-логічний комп’ютинг, метрика, карта тестування
Бібліографічний опис
Ряполов А. В. Синтез та верифікація цифрової схеми по логічному вектору : пояснювальна записка до кваліфікаційної роботи здобувача вищої освіти на першому (бакалаврському) рівні, спеціальність 123 Комп’ютерна інженерія / А. В. Ряполов ; М-во освіти і науки України, Харків. нац. ун-т радіоелектроніки. – Харків, 2025. – 45 с.