Синтез та верифікація цифрової схеми по логічному вектору

Abstract

Тематика роботи стосується питань синтезу та верифікації цифрової схеми по логічному вектору на основі математичного апарату та технологій векторно-логічного комп’ютингу. Мета бакалаврської роботи – зниження витрат на тестування та верифікацію цифрових проектів за рахунок синтезу логічного вектору цифрової схеми на основі векторно-логічних обчислювальних механізмів. Задачі: огляд стану технологій; аналіз наукових джерел; аналіз математичного апарату та технологічних рішень векторно-логічного комп’ютингу; синтез та верифікація цифрової схеми по логічному вектору на основі векторно-логічних обчислювальних механізмів.