Публікація:
VHDL – модель проектирования преобразователей кодов

Проста сторінка документа
dc.contributor.authorГолян, В. В.
dc.date.accessioned2018-05-29T18:36:26Z
dc.date.available2018-05-29T18:36:26Z
dc.date.issued2003
dc.descriptionПредлагается синтез VHDl- модели преобразователей кодов, эффективно распределяющий RTL-схемы в целях создания нового списка соединений с минимальным количеством использованных схемных компонентов.uk_UA
dc.identifier.citationГолян В. В. VHDL – модель проектирования преобразователей кодов / В. В. Голян // АСУ и приборы автоматики, 2003. – Вып. 124. – C. 27–31.uk_UA
dc.identifier.urihttp://openarchive.nure.ua/handle/document/5499
dc.language.isoruuk_UA
dc.publisherХНУРЭuk_UA
dc.titleVHDL – модель проектирования преобразователей кодовuk_UA
dc.typeArticleuk_UA
dspace.entity.typePublication

Файли

Оригінальний пакунок

Зараз показано 1 - 1 з 1
Зображення мініатюри
Назва:
VHDL моделирование Голян В.В..pdf
Розмір:
2.5 MB
Формат:
Adobe Portable Document Format
Завантажити

Пакунок ліцензії

Зараз показано 1 - 1 з 1
Зображення мініатюри
Назва:
license.txt
Розмір:
9.42 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Колекції

Кафедра програмної інженерії (ПІ)