Створення модуля VHDL-опису при проектуванні цифрових систем на ПЛІС в Xilinx ISE Design Suite

Чумак, В. С.; Свид, І. В.

Публікація:
Створення модуля VHDL-опису при проектуванні цифрових систем на ПЛІС в Xilinx ISE Design Suite

dc.contributor.author	Чумак, В. С.
dc.contributor.author	Свид, І. В.
dc.date.accessioned	2019-12-12T10:51:18Z
dc.date.available	2019-12-12T10:51:18Z
dc.date.issued	2019
dc.description.abstract	When implementing large projects based on modern FPGAs, there are limitations to the circuitry method for describing digital devices, which are removed using high-level languages VHDL and Verilog. These limitations are most noticeable when using FPGA chips. Currently, the main means of representing digital devices in their design are HDL (Hardware Description Language). The use of high-level hardware description languages also increases the mobility of projects under development, since most design systems of various manufacturers support VHDL and Verilog standards.	uk_UA
dc.identifier.citation	В. Чумак, І. Свид. Створення модуля VHDL-опису при проектуванні цифрових систем на ПЛІС в Xilinx ISE Design Suite. // Перспективні напрямки сучасної електроніки, інформаційних і комп'ютерних систем (MEICS-2019). Тези доповідей на IV Всеукраїнській науково-практичній конференції: 27-29 листопада 2019 р., м. Дніпро. – Дніпро, Дніпровський національний університет імені Олеся Гончара, Кременчук: ПП Щербатих О. В., 2019. – С. 94-95.	uk_UA
dc.identifier.uri	http://openarchive.nure.ua/handle/document/10397
dc.language.iso	uk	uk_UA
dc.publisher	Дніпровський національний університет імені Олеся Гончара	uk_UA
dc.subject	ПЛІС	uk_UA
dc.subject	FPGA	uk_UA
dc.subject	VHDL	uk_UA
dc.subject	Xilinx	uk_UA
dc.title	Створення модуля VHDL-опису при проектуванні цифрових систем на ПЛІС в Xilinx ISE Design Suite	uk_UA
dc.title.alternative	Creating a VHDL-Description Module for Designing Digital Systems on FPGA in Xilinx ISE Design Suite	uk_UA
dc.type	Thesis	uk_UA
dspace.entity.type	Publication