Публікація:
Моделі та методи проектування апаратних біт-потокових online-обчислювачів елементарних математичних функцій

Завантаження...
Зображення мініатюри

Дата

2021

Назва журналу

ISSN журналу

Назва тома

Видавництво

ХНУРЕ

Дослідницькі проекти

Організаційні підрозділи

Видання журналу

Анотація

Дисертація спрямована на розробку моделей та методів автоматизованого проектування апаратних біт-потокових online-обчислювачів елементарних математичних функцій на платформі ПЛІС з використанням мов опису апаратури. Апаратні біт-потокові оnline-обчислювачі елементарних математичних функцій знаходять широке застосування в системах управління реального часу і мають ряд переваг, а саме, істотне спрощення їх технічної реалізації завдяки даним, представленим бітовими потоками, здійснення послідовної обробки потоків в темпі надходження одиничних біт і високою завадостійкістю. В роботі удосконалено математичні моделі біт-потокових online-обчислювачів лінійних, степеневих, дробово-раціональних функцій та функцій добування кореня методом формування приростів висхідних ступінчастих функцій з мінімізацією похибки обчислень. Удосконалено математичні моделі online-обчислювачів ірраціональних функцій, що представлені декомпозицією отриманих математичних моделей обчислювачів елементарних функцій. Отримали подальший розвиток методи побудови архітектурних моделей біт-потокових online-обчислювачів шляхом використання базових конвеєрних структур, що дозволило застосувати єдиний підхід до їх автоматизованого синтезу з використанням мов опису апаратури. Вперше запропоновано автоматні моделі online-обчислювачів, графові моделі яких дозволили забезпечити чіткість та несуперечливість алгоритмів реалізації функцій. Розроблено HDL-моделі обчислювачів у формі автоматного шаблону, що моделюються і синтезуються засобами САПР цифрових пристроїв на платформі ПЛІС. Розроблено апаратну реалізацію біт-потокового online-обчислювача степеневих функцій, що виконана на основі побудови автоматної моделі мовою опису апаратури VHDL. Працездатність апаратної моделі підтверджено перевіркою результатів за допомогою верифікації поведінкової моделі, автоматизованим синтезом та імплементацією в ПЛІС Xilinx. Удосконалена модель online- обчислювача дозволила мінімізувати апаратні витрати, що підтверджено оцінками по Квайну синтезованих моделей.The PhD thesis is focused on development of models and methods for designing hardware bit-stream online-computers of elementary algebraic functions for the purpose of increasing calculations accuracy and speed of devices by applying a method of forming step functions increments and fast-acting pipeline structures based on finite-state machine, in order to develop a unified approach to their automated synthesis using hardware description languages. Hardware bit-stream online-computers of elementary mathematical functions are widely used in real-time control systems and have a number of advantages, namely, significant simplification of their technical implementation due to the data being represented by bitstreams, implementation of sequential flow processing at the rate of single bits, high noise immunity. Mathematical models of bit-stream online-computers of linear, power, fractional-rational functions and functions of root extraction have been improved by the method of forming increments of ascending step functions with calculation error minimization. Improved mathematical models of bit-stream online computers of irrational functions are represented by the decomposition of elementary mathematical functions computers' mathematical models, which allowed to expand the functionality of reproducible functions computers. Methods of constructing architectural models of hardware bit-stream online-computers were further developed by using high-speed pipeline structures, which allowed to apply a single approach to their automated synthesis using hardware description languages. For the first time, hardware models of bit-stream online computers of elementary mathematical functions based on finite state machines are proposed. The FSM of the computer's arithmetic unit, containing the state diagram of the control automata of Moore's model and ASM of the offered bit-stream computers containing variable computational states of reproducible elementary mathematical functions was developed. HDL-models of machines in the form of an automatic template were developed, modeled and synthesized on the technological platform of FPGA. The performance of the hardware model of the power online computer was confirmed by verifying the behavioral model, and automated synthesis and implementation on the basis of FPGA. The improved model of the online computer allows to minimize hardware costs, which was confirmed by Quine's estimates of the synthesized models.

Опис

Ключові слова

функціональне перетворення, nline-обчислювач, бітовий потік даних, апроксимація, математична модель, абсолютна похибка, конвеєрна архітектура, кінцевий автомат, граф переходів, граф-схема алгоритму, мови опису апаратури, САПР ПЛІС, functional conversion, online-computer, bit-stream data, approximation, mathematical model, absolute error, pipeline architecture, finite state machine, state diagram, ASM, hardware description languages, FPGA CAD

Бібліографічний опис

Ларченко Б. Д. Моделі та методи проектування апаратних біт-потокових online-обчислювачів елементарних математичних функцій : автореф. дис. ... канд. техн. наук : 05.13.05 "Комп'ютерні системи та компоненти" / Б. Д. Ларченко ; М-во освіти і науки України, Харків. нац. ун-т радіоелектроніки. – Харків, 2021. – 23 с.

DOI

Колекції