Використання часткової реконфігурації для ПЛІС

Скорбатюк, М. В.

Публікація:
Використання часткової реконфігурації для ПЛІС

dc.contributor.author	Скорбатюк, М. В.
dc.date.accessioned	2025-04-24T07:46:48Z
dc.date.available	2025-04-24T07:46:48Z
dc.date.issued	2025
dc.description.abstract	Partial reconfiguration (PR) of field-programmable gate arrays (FPGAs) is a technology that enables dynamic modification of specific hardware logic com ponents without interrupting the device's operation. This provides several ad vantages, such as increased resource utilization efficiency, reduced configuration time, adaptability to environmental changes, and lower external memory requirements. Despite the additional design requirements needed to implement PR in FPGA-based systems, this technology is becoming increasingly popular due to its unique capabilities.
dc.identifier.citation	Скорбатюк М. В. Використання часткової реконфігурації для ПЛІС / М. В. Скорбатюк ; науковий керівник к. т. н., асистент А. В. Волох // Радіоелектроніка та молодь у XXI столітті : матеріали 29-го Міжнар. молодіж. форуму, 16–19 квітня 2025 р. – Харків : ХНУРЕ, 2025. – Т. 3. – С. 559–560.
dc.identifier.uri	https://openarchive.nure.ua/handle/document/30664
dc.language.iso	uk
dc.publisher	ХНУРЕ
dc.subject	реконфігурація для ПЛІС
dc.subject	partial reconfiguration (PR)
dc.title	Використання часткової реконфігурації для ПЛІС
dc.type	Thesis
dspace.entity.type	Publication