Публікація:
Використання часткової реконфігурації для ПЛІС

Завантаження...
Зображення мініатюри

Дата

2025

Назва журналу

ISSN журналу

Назва тома

Видавництво

ХНУРЕ

Дослідницькі проекти

Організаційні підрозділи

Видання журналу

Анотація

Partial reconfiguration (PR) of field-programmable gate arrays (FPGAs) is a technology that enables dynamic modification of specific hardware logic com ponents without interrupting the device's operation. This provides several ad vantages, such as increased resource utilization efficiency, reduced configuration time, adaptability to environmental changes, and lower external memory requirements. Despite the additional design requirements needed to implement PR in FPGA-based systems, this technology is becoming increasingly popular due to its unique capabilities.

Опис

Ключові слова

реконфігурація для ПЛІС, partial reconfiguration (PR)

Бібліографічний опис

Скорбатюк М. В. Використання часткової реконфігурації для ПЛІС / М. В. Скорбатюк ; науковий керівник к. т. н., асистент А. В. Волох // Радіоелектроніка та молодь у XXI столітті : матеріали 29-го Міжнар. молодіж. форуму, 16–19 квітня 2025 р. – Харків : ХНУРЕ, 2025. – Т. 3. – С. 559–560.

DOI