Сравнительный анализ аппаратурных затрат и быстродействия схемных реализаций преобразователей кодов на регистрах сдвига

Вареца, В. В.; Литвинова, Е. И.; Какурин, Н. Я.

Публікація:
Сравнительный анализ аппаратурных затрат и быстродействия схемных реализаций преобразователей кодов на регистрах сдвига

dc.contributor.author	Вареца, В. В.
dc.contributor.author	Литвинова, Е. И.
dc.contributor.author	Какурин, Н. Я.
dc.date.accessioned	2020-06-10T16:41:39Z
dc.date.available	2020-06-10T16:41:39Z
dc.date.issued	2019
dc.description.abstract	В устройствах сопряжения цифровых блоков,функционирующих в различных системах счисления, а также в информационно-управляющих системах целесообразно использовать специализированные преобразователи кодов (СПК). При применении СПК в качестве предпроцессора для преобразования чисел из десятичной системы в двоичную быстродействие центрального процессора не будет снижаться.	uk_UA
dc.identifier.citation	Вареца В. В. Сравнительный анализ аппаратурных затрат и быстродействия схемных реализаций преобразователей кодов на регистрах сдвига / В. В. Вареца, Е. И. Литвинова, Н. Я. Какурин // Радиоэлектроника и информатики. – 2019. – № 3. – С. 24–30.	uk_UA
dc.identifier.uri	http://openarchive.nure.ua/handle/document/12121
dc.language.iso	ru	uk_UA
dc.publisher	ХНУРЭ	uk_UA
dc.subject	инверсный	uk_UA
dc.subject	свободные входы мультиплексоров	uk_UA
dc.subject	такт	uk_UA
dc.subject	выходы комбинационного двоичного сумматора	uk_UA
dc.title	Сравнительный анализ аппаратурных затрат и быстродействия схемных реализаций преобразователей кодов на регистрах сдвига	uk_UA
dc.type	Article	uk_UA
dspace.entity.type	Publication