Модель реалізації функцій таймерів керуючого автомату паралельної дії

Abstract

Метою кваліфікаційної роботи є вдосконалення математичної моделі і архітектури програмованого логічного контролера паралельної дії на базі ПЛІС, а також розширення його функціональних можливостей, шляхом уведення до структури програмованих таймерів. У ході виконання кваліфікаційної роботи загальний огляд керуючих структур з паралельною архітектурою – ППЛК першого покоління та ПЛІС-контролера паралельної дії. Розглянуто особливості реалізації вбудованих таймерів у сучасних мікроконтролерах STM та AVR. Розглянуто та досліджено математичну модель логічного керуючого автомату паралельної дії. Розроблено структуру та елементи математичної моделі перспективного ПЛІС-контролера паралельної дії, що включає в себе програмовані користувачем таймери.