Метод апаратного прискорення згорткових нейронних мереж на FPGA з використанням VHDL

Шевченко, Д. Ю.

Публікація:
Метод апаратного прискорення згорткових нейронних мереж на FPGA з використанням VHDL

dc.contributor.author	Шевченко, Д. Ю.
dc.date.accessioned	2021-12-27T09:51:16Z
dc.date.available	2021-12-27T09:51:16Z
dc.date.issued	2021
dc.description.abstract	Метою кваліфікаційної роботи є розробка методу апаратного прискорення згорткових нейронних мереж на FPGA з використанням VHDL. Проведено аналіз топологій згорткових нейронних мереж; аналіз існуючих алгоритмів навчання згорткових нейронних мереж. Досліджено існуючі рішення апаратного прискорення. Розроблений інструмент генерації VHDL. Використання методу значно зменшить час розробки, необхідний для впровадження згорткової нейронної мережі, також знащить недоліки, що виникають через складність розробки мов опису апаратних засобів.	uk_UA
dc.identifier.citation	Шевченко Д. Ю. Метод апаратного прискорення згорткових нейронних мереж на FPGA з використанням VHDL : пояснювальна записка до валіфікаційної роботи здобувача вищої освіти на другому (магістерському) рівні, спеціальність 123 Комп’ютерна інженерія / Д. Ю. Шевченко ; М-во освіти і науки України, Харків. нац. ун-т радіоелектроніки. – Харків, 2021. – 61 с.	uk_UA
dc.identifier.uri	https://openarchive.nure.ua/handle/document/18801
dc.subject	VHDL	uk_UA
dc.subject	FPGA	uk_UA
dc.subject	апаратне прискорення	uk_UA
dc.subject	згорткова нейронна мережа	uk_UA
dc.subject	інструмент генерації	uk_UA
dc.title	Метод апаратного прискорення згорткових нейронних мереж на FPGA з використанням VHDL	uk_UA
dc.title.alternative	Method for Hardware Acceleration of Convolutional Neural Networks Implemented in FPGA Using VHDL	uk_UA
dspace.entity.type	Publication