Апаратний прискорювач математичних операцій на платформі SoC

Караченцев, К. В.

Публікація:
Апаратний прискорювач математичних операцій на платформі SoC

dc.contributor.author	Караченцев, К. В.
dc.date.accessioned	2025-07-21T16:04:10Z
dc.date.available	2025-07-21T16:04:10Z
dc.date.issued	2025
dc.description.abstract	Метою кваліфікаційної роботи є реалізація апаратного прискорювача обчислювальних алгоритмів множення матриць з використанням SoC сімейства ZYNQ 7000 на налагоджувальній платі ZedBoard. Проведена оцінка обчислювальної складності різних алгоритмів прискорення множення матриць та способів іх апаратної реалізації. Реалізація апаратного прискорювача виконана на базі стеку інструментальних засобів САПР Vivado/Vitis HLS з використанням мови програмування С. Показані переваги у швидкодії апаратного прискорювача на програмованій логіці перед програмною реалізацією обчислювальних алгоритмів на програмних компонентах вбудованих систем.
dc.identifier.citation	Караченцев К. В. Апаратний прискорювач математичних операцій на платформі SoC : пояснювальна записка до кваліфікаційної роботи здобувача вищої освіти на першому (бакалаврському) рівні, спеціальність 123 Комп’ютерна інженерія / К. В. Караченцев ; М-во освіти і науки України, Харків. нац. ун-т радіоелектроніки. – Харків, 2025. – 50 с.
dc.identifier.uri	https://openarchive.nure.ua/handle/document/32194
dc.language.iso	uk
dc.subject	множення матриць
dc.subject	апаратний прискорювач
dc.subject	система на кристалі ZYNQ 7000
dc.subject	плата розробки ZedBoard
dc.title	Апаратний прискорювач математичних операцій на платформі SoC
dc.type	Other
dspace.entity.type	Publication