Моделі та методи проектування біт-потокового обчислювача степеневих функцій на базі FPGA

Шапа, Л. С.

Публікація:
Моделі та методи проектування біт-потокового обчислювача степеневих функцій на базі FPGA

dc.contributor.author	Шапа, Л. С.
dc.date.accessioned	2021-04-04T17:01:36Z
dc.date.available	2021-04-04T17:01:36Z
dc.date.issued	2020
dc.description.abstract	В атестаційній роботі досліджено та розроблено обчислювач степеневих функцій з біт-потоковою формою подання аргументу з урахуванням абсолютної похибки обчислень, в якому операції піднесення до степеню і обчислення кореню суміщені в одному пристрої.	uk_UA
dc.identifier.citation	Шапа Л. С. Моделі та методи проектування біт-потокового обчислювача степеневих функцій на базі FPGA : пояснювальна записка до атестаційної роботи здобувача вищої освіти на другому (магістерському) рівні, спеціальність 123–Комп’ютерна інженерія / Л. С. Шапа ; М-во освіти і науки України, Харків. нац. ун-т радіоелектроніки. – Харків, 2020. – 77 с.	uk_UA
dc.identifier.uri	https://openarchive.nure.ua/handle/document/15291
dc.language.iso	uk	uk_UA
dc.subject	бітовий потік дaних	uk_UA
dc.subject	біт-потоковий обчислювач	uk_UA
dc.subject	апроксимація	uk_UA
dc.title	Моделі та методи проектування біт-потокового обчислювача степеневих функцій на базі FPGA	uk_UA
dc.type	Other	uk_UA
dspace.entity.type	Publication