Публікація: Використання зовнішньої пам’яті для великих нейронних моделей на ПЛІС
| dc.contributor.author | Дубіцький, А. Є. | |
| dc.date.accessioned | 2026-07-01T06:33:30Z | |
| dc.date.issued | 2026 | |
| dc.description.abstract | This work examines the integration of external memory to support neural network models on FPGAs. While FPGAs offer reduced size and single chip capabilities, their limited on-chip memory restricts the deployment of complex multi-task architectures. By adding external off-chip memory banks, model’s wights can be placed there. This approach could be achieved with a ARTIX-7 FPGA Development Board AX7203, as it has all the necessary hardware | |
| dc.identifier.citation | Дубіцький А. Є. Використання зовнішньої пам’яті для великих нейронних моделей на ПЛІС // Радіоелектроніка та молодь у XXI столітті : матеріали 30-го Міжнар. молодіж. форуму, 22–24 квітня 2026 р. Харків, 2026. Т. 3. С. 418-419. | |
| dc.identifier.uri | https://openarchive.nure.ua/handle/document/35214 | |
| dc.language.iso | uk | |
| dc.publisher | ХНУРЕ | |
| dc.subject | FPGA | |
| dc.subject | апаратне прискорення | |
| dc.subject | нейронні мережі | |
| dc.subject | зовнішня пам’ять | |
| dc.subject | вбудована пам’ять | |
| dc.subject | згорткові нейронні мережі | |
| dc.subject | SoC | |
| dc.title | Використання зовнішньої пам’яті для великих нейронних моделей на ПЛІС | |
| dc.type | Conference proceedings | |
| dspace.entity.type | Publication |
Файли
Оригінальний пакунок
1 - 1 з 1
Завантаження...
- Назва:
- MRF_2026_T3_IRTM_418-419.pdf
- Розмір:
- 254.63 KB
- Формат:
- Adobe Portable Document Format
Пакунок ліцензії
1 - 1 з 1
Завантаження...
- Назва:
- license.txt
- Розмір:
- 10.74 KB
- Формат:
- Item-specific license agreed upon to submission
- Опис: