Підвищення якості тесту на основі методу аналізу тестопригодности пристрої на різних рівнях опису

Зайченко, С. А.; Каминская, М. А.

Публікація:
Підвищення якості тесту на основі методу аналізу тестопригодности пристрої на різних рівнях опису

dc.contributor.author	Зайченко, С. А.
dc.contributor.author	Каминская, М. А.
dc.date.accessioned	2016-09-13T09:10:50Z
dc.date.available	2016-09-13T09:10:50Z
dc.date.issued	2007
dc.description.abstract	Предлагается метод анализа тестопригодности цифрового устройства, представленного на системном уровне в виде кода VHDL и трансформированого в ориентированный граф для упрощения задач верификации, синтеза тестов и/или улучшения покрытия неисправностей для заданных входных наборов. Метод основан на топологическом анализе синтезированного устройства и последующей его модификации путем разделения режимов работы (тестовый и функциональный) в целях улучшения тестопригодности и упрощения решения задач тестирования.	uk_UA
dc.identifier.citation	Зайченко С. А. Підвищення якості тесту на основі методу аналізу тестопригодности пристрої на різних рівнях опису / Зайченко С. А., Каминская М. А. // Науково-технічний журнал : Радіоелектронні і комп'ютерні системи (РЕКС) - 2007	uk_UA
dc.identifier.uri	http://openarchive.nure.ua/handle/document/2447
dc.language.iso	ru	uk_UA
dc.publisher	Науково-технічний журнал : Радіоелектронні і комп'ютерні системи (РЕКС)	uk_UA
dc.subject	тестопригодность	uk_UA
dc.subject	управляемость	uk_UA
dc.subject	наблюдаемость	uk_UA
dc.subject	путь сканирования	uk_UA
dc.subject	детерминированный тест	uk_UA
dc.subject	взвешенный тест	uk_UA
dc.title	Підвищення якості тесту на основі методу аналізу тестопригодности пристрої на різних рівнях опису	uk_UA
dc.type	Article	uk_UA
dspace.entity.type	Publication