Публікація:
Функциональная верификация переходов конечных автоматов при помощи языка systemverilog

Проста сторінка документа
dc.contributor.authorПшеничный, К. Ю.
dc.date.accessioned2023-03-01T14:08:05Z
dc.date.available2023-03-01T14:08:05Z
dc.date.issued2019
dc.description.abstractThe given work is devoted to finite state machines transition path coverage using functional verification capabilities of SystemVerilog hardware description language. Cover directives method for transition path coverage has been proposed in this paper.
dc.identifier.citationПшеничный К. Ю. Функциональная верификация переходов конечных автоматов при помощи языка systemverilog / К. Ю. Пшеничный // Радіоелектроніка та молодь у ХХІ столітті : матеріали 23 Міжнар. молодіж. форуму, 16–18 квітня 2019 р. – Харків : ХНУРЕ, 2019. – Т. 5. – С. 5–6.
dc.identifier.urihttps://openarchive.nure.ua/handle/document/22265
dc.language.isoother
dc.publisherХНУРЕ
dc.titleФункциональная верификация переходов конечных автоматов при помощи языка systemverilog
dc.typeConference proceedings
dspace.entity.typePublication

Файли

Оригінальний пакунок

Зараз показано 1 - 1 з 1
Зображення мініатюри
Назва:
RiM_2019_T5-5-6.pdf
Розмір:
117.29 KB
Формат:
Adobe Portable Document Format
Завантажити

Пакунок ліцензії

Зараз показано 1 - 1 з 1
Зображення мініатюри
Назва:
license.txt
Розмір:
9.64 KB
Формат:
Item-specific license agreed upon to submission
Опис:
Завантажити

Колекції

Кафедра автоматизації проектування обчислювальної техніки (АПОТ)