Дисертації
Постійний URI для цієї колекції
Перегляд
Останні подання
Публікація Моделі та методи тестопридатного проектування критичних систем логічного управління на основі кінцевих автоматів(ХНУРЕ, 2019) Пахомов, Ю. В.Дисертація присвячена розробці моделей та методів автоматизованого проектування та діагностування автоматних систем логічного управління на ПЛІС з використанням мов опису апаратури. Запропоновано розширення вхідного алфавіту кінцевого автомата шляхом введення додаткового стовпця в таблицю переходів-виходів автомата та додаткового входу в схемну реалізацію керуючого автомата. Удосконалено процедури проведення діагностичного експерименту з використанням синхронізуючих послідовностей. Удосконалено методи побудови апаратних пристроїв діагностування, що реалізують стратегію обходу всіх станів або дуг графа переходів керуючого автомата шляхом імітації алгоритму роботи операційного автомату в системі логічного управління. Модифіковано методи розрахунку тестопридатності кінцевих автоматів, керованості, спостережуваності та досяжності вершин (станів) у графах переходів керуючих автоматів. Запропоновано новий підхід при автоматизованому проектуванні тестопридатних кінцевих автоматів за рахунок побудови моделей мовами опису апаратури (HDL-моделей) у яких додаткові переходи реалізуються шляхом додавання умовних операторів у опис функцій переходів і автоматного шаблону мовою опису апаратури VHDL. Розроблені HDL-описи моделюються та синтезуються інструментальними засобами систем автоматизованого проектування цифрових пристроїв на технологічній платформі ПЛІС. Розроблені процедури розрахунку тестопридатності кінцевих керуючих автоматів дозволили оптимізувати створення додаткових переходів в моделях автоматів за рахунок обчислення оцінок по Квайну синтезованих моделей автоматів. Розроблено програмний модуль з візуальним інтерфейсом для введення графа переходів керуючого автомата та автоматизованої побудови тестопридатних HDL-моделей автоматів у формі автоматного шаблону у синтезованій підмножині мови опису апаратури VHDL. The PhD thesis is devoted to the development of models and methods of computer-aided design and diagnosis of automaton logic control systems on FPGA using hardware description languages. The extension of the input alphabet of the finite state machine is proposed by introducing an additional column int the table of transitions-outputs of the automaton and an additional input to the circuit implementation of the control automaton. The procedures for performing a diagnostic experiment are improved through the use of synchronization sequences. The methods for developing hardware diagnostics devices have been improved; they implement a strategy for bypassing all the states or arcs of the transition graph of a control automaton by simulating the algorithm of an operational automaton in a logical control system. The methods for calculating the testability of finite state machine, controllability, observability and the reachability of nodes (states) of a transition graph of control automata have been improved. A new approach to computer-aided design of testable finite state machines has been proposed, based on the use of hardware description languages for describing models (HDL models), in which additional transitions are implemented by adding conditional statements to the VHDL description of transition functions and automaton pattern. The developed HDL descriptions are simulated and synthesized by computer-aided design tools based on the FPGA technology platform. The developed procedures for calculating the testability of the control automaton made it possible to optimize of entering additional transitions in automaton models through calculating the Quine estimate of the synthesized automaton models. A software module has been developed; it has GUI for creating the transition graph of the control automaton and automating the construction of testable HDL models of automata in the form of automaton pattern in a synthesized subset of the VHDL language. The research results obtained in the course of the research are reliable, which is confirmed by the experiments carried out to verify the proposed models and methods for monitoring and controlling gas supply systems.Публікація Квантові моделі та методи аналізу логічних Х-функцій(ХНУРЕ, 2019) Любарський, М. М.Мета дослідження – зменшення часу верифікації цифрових систем на кристалах шляхом використання memory-driven архітектур і кубітних структур даних для компактного опису логічних Х-функцій та істотного підвищення продуктивності методів тестування і дедуктивного моделювання несправностей за рахунок паралельного комп'ютингу алгоритмів. Основні результати, що визначають наукову новизну: 1) Вперше запропоновано структурну модель метричних властивостей X-функцій, яка орієнтована на виконання паралельних операцій на кубітних структурах даних у цілях отримання лінійного часу генерації тестів і моделювання цифрових систем. 2) Вперше запропоновано аналітичну модель синтезу кубітних покриттів X-функцій від кінцевого числа змінних, яка характеризується можливістю створення логічних схем, що не потребують експоненційних витрат на генерування і аналіз тестів перевірки несправностей. 3) Вперше запропоновано паралельний метод синтезу тестів для несправностей X- функцій від кінцевого числа змінних, який характеризується взяттям булевих похідних по кубітних покриттях, що дає можливість отримувати перевіряючі тести мінімальної довжини. 4) Вперше запропоновано паралельний метод синтезу дедуктивних кубітних покриттів для моделювання Х-функцій, який характеризується отриманням одиничної матриці похідних, що дає можливість створювати секвенсор моделювання дефектів, інваріантний до вхідних тестових наборів. 5) Удосконалено memory-driven архітектури та алгоритми для реалізації методів тестування та верифікації цифрових систем на кристалах, які відрізняються паралельним виконанням логічних операцій над кубітними структурами даних. 6) Удосконалено квантові методи генерації тестів і дедуктивного моделювання несправностей логічних функцій, які відрізняються від аналогів синтезом матриць булевих похідних за їхнім кубітним покриттям. Практичне значення одержаних результатів досліджень полягає у розробці моделей, структур даних, методів синтезу та аналізу логічних схем, включаючи Х-функції, які дають можливість суттєво зменшити час синтезу тестів і моделювання несправностей, завдяки кубітному опису цифрових схем, що дає можливість паралельно виконувати обчислювальні процедури, характерні квантовому комп'ютингу. Окремі сервіси синтезу та аналізу кубітних моделей цифрових пристроїв і компонентів реалізовані у вигляді програмних додатків і пройшли вичерпну апробацію у навчальному процесі. Середовище проектування: SWIFT, С ++, Verilog, Java і платформи: Microsoft Windows, X Window і Macintosh OS X. The purpose of the research is reducing the verification time of digital systemson-chips by using memory-driven architectures and qubit data structures to compactly describe logical X-functions and significantly improve the performance of methods for testing and deductive fault simulation through parallel computing of algorithms. The research tasks: 1) Develop memory-driven architectures and algorithms for parallel execution of logical operations on qubit data structures when implementing methods for testing and verification of digital systems-on-chips. 2) Improve the quantum methods of test generation and deductive fault simulation of logical functions by synthesizing matrices of Boolean derivatives with respect to their qubit coverage. 3) Develop a structural model of the metric properties of Xfunctions, focused on the implementation of parallel operations, in order to provide the linear time of test generation and simulation of digital systems. 4) Develop an analytical model for defining qubit coverages of X-functions of a finite number of variables in order to create logic circuits, which do not require exponential costs for the synthesis and analysis of tests. 5) Develop a parallel test generation method for the faults of X-functions of a finite number of variables based on taking the derivatives with respect to qubit coverages, which define tests of minimal length. 6) Develop a parallel method for the synthesis of deductive qubit coverages for the simulation of X-functions based on obtaining a unit matrix of derivatives in order to create a sequencer for fault simulation. The object of the research is architectures and technologies of parallel computing of logic operations for solving problems of designing, verifying and testing digital systems-on-chips. The subject of the research is models, methods, algorithms and procedures for parallel synthesis and analysis of specialized logic circuits to create test and verification tools based on qubit data structures. The scientific and practical task is verification of specialized digital systemson- chips by using memory-driven architectures and qubit data structures to compactly describe logical X-functions and significantly improve the performance of methods for testing and deductive fault simulation through parallel computing of algorithms. The essence of the research is quantum models and methods for test synthesis and fault analysis of logical X-functions based on the use of qubit data structures and memory-driven architectures for parallel computing of algorithms in order to significantly improve the performance of testing and deductive simulation of digital systems-on-chips.Публікація Моделі і методи кіберфізичного комп’ютингу для цифрового моніторингу та хмарного управління університетом(Харківський національний університет радіоелектроніки, 2018) Міщенко, О. С.Публікація Модели автоматизации проектирования технологических процессов роботизированной сборки(2009) Мілютіна, С. С.