Моделювання цифрових пристроїв з використанням мови VHDL

Abstract

Метою кваліфікаційної роботи є комплексний аналіз методології моделювання складних цифрових пристроїв із використанням мови опису апаратури VHDL, а також практична реалізація та симуляція вибраних цифрових схем. У ході виконання кваліфікаційної роботи розроблено моделі трьох цифрових пристроїв: цифрового частотного синтезатора, конвеєрного арифметико-логічного пристрою та багатоканального контролера DDR SDRAM. Для кожного з них побудовано повноцінну структурну архітектуру, визначено сигнальні інтерфейси, внутрішню логіку, реалізовано автомат керування та забезпечено повну підтримку симуляції. Застосування мови VHDL дозволило забезпечити як поведінковий, так і структурний опис моделей, що сприяло високій точності відображення функціонування пристроїв та можливості подальшого синтезу для FPGA.