Технология тестирования и верификации системных HDL-моделей

Хаханов, В. И.; Гузь, О. А.; Побеженко, И. А.; Ngene, C. U.

Публікація:
Технология тестирования и верификации системных HDL-моделей

dc.contributor.author	Хаханов, В. И.
dc.contributor.author	Гузь, О. А.
dc.contributor.author	Побеженко, И. А.
dc.contributor.author	Ngene, C. U.
dc.date.accessioned	2016-09-13T13:48:49Z
dc.date.available	2016-09-13T13:48:49Z
dc.date.issued	2010
dc.description.abstract	Технология позволяет осуществлять поиск ошибок с заданной глубиной в программном HDL-коде за приемлемое для разработчика время путем введения ассерционной избыточности в критические точки программной модели, определяемые с помощью синтезированных логических функций тестопригодности. Рассмотрены инновационные технологии тестопригодного проектирования программных и аппаратных продуктов, ориентированные на эффективную разработку тестов и верификацию компонентов цифровых систем на кристаллах. Таким образом, используемые в hardware design and test критерии управляемости и наблюдаемости применены для оценки качества программного кода в целях его улучшения и эффективного диагностирования семантических ошибок.	uk_UA
dc.identifier.citation	Технология тестирования и верификации системных HDL-моделей / В. И. Хаханов, О. А. Гузь, И. А. Побеженко, Ngene Christopher Umerah // Науково-технічний журнал : Радіоелектронні і комп'ютерні системи (РЕКС) - 2010	uk_UA
dc.identifier.uri	http://openarchive.nure.ua/handle/document/2494
dc.language.iso	ru	uk_UA
dc.publisher	Науково-технічний журнал : Радіоелектронні і комп'ютерні системи (РЕКС)	uk_UA
dc.subject	тестирование	uk_UA
dc.subject	тестопригодность	uk_UA
dc.subject	верификация	uk_UA
dc.subject	ассерция	uk_UA
dc.subject	HDL-модель	uk_UA
dc.title	Технология тестирования и верификации системных HDL-моделей	uk_UA
dc.type	Article	uk_UA
dspace.entity.type	Publication