Гаращенко, Я. В.2024-07-262024-07-262022Гаращенко Я. В. Модель реалізації функцій таймерів керуючого автомату паралельної дії : пояснювальна записка до кваліфікаційної роботи здобувача вищої освіти на другому (магістерському) рівні, спеціальність 123 Комп'ютерна інженерія / Я. В. Гаращенко ; М-во освіти і науки України, Харків. нац. ун-т радіоелектроніки. – Харків, 2024. – 75 с.https://openarchive.nure.ua/handle/document/27557Метою кваліфікаційної роботи є вдосконалення математичної моделі і архітектури програмованого логічного контролера паралельної дії на базі ПЛІС, а також розширення його функціональних можливостей, шляхом уведення до структури програмованих таймерів. У ході виконання кваліфікаційної роботи загальний огляд керуючих структур з паралельною архітектурою – ППЛК першого покоління та ПЛІС-контролера паралельної дії. Розглянуто особливості реалізації вбудованих таймерів у сучасних мікроконтролерах STM та AVR. Розглянуто та досліджено математичну модель логічного керуючого автомату паралельної дії. Розроблено структуру та елементи математичної моделі перспективного ПЛІС-контролера паралельної дії, що включає в себе програмовані користувачем таймери.ukкеруючі пристрої з паралельною архітектуроюматематична модель ЛКА ПДПЛІС-контролер паралельної діїструктура ПЛК ПДOther