Метод апаратного прискорення згорткових нейронних мереж на FPGA з використанням VHDL

Шевченко, Д. Ю.2021-12-272021-12-272021Шевченко Д. Ю. Метод апаратного прискорення згорткових нейронних мереж на FPGA з використанням VHDL : пояснювальна записка до валіфікаційної роботи здобувача вищої освіти на другому (магістерському) рівні, спеціальність 123 Комп’ютерна інженерія / Д. Ю. Шевченко ; М-во освіти і науки України, Харків. нац. ун-т радіоелектроніки. – Харків, 2021. – 61 с.https://openarchive.nure.ua/handle/document/18801Метою кваліфікаційної роботи є розробка методу апаратного прискорення згорткових нейронних мереж на FPGA з використанням VHDL. Проведено аналіз топологій згорткових нейронних мереж; аналіз існуючих алгоритмів навчання згорткових нейронних мереж. Досліджено існуючі рішення апаратного прискорення. Розроблений інструмент генерації VHDL. Використання методу значно зменшить час розробки, необхідний для впровадження згорткової нейронної мережі, також знащить недоліки, що виникають через складність розробки мов опису апаратних засобів.VHDLFPGAапаратне прискореннязгорткова нейронна мережаінструмент генераціїМетод апаратного прискорення згорткових нейронних мереж на FPGA з використанням VHDLMethod for Hardware Acceleration of Convolutional Neural Networks Implemented in FPGA Using VHDL