Методи і моделі побудови компонентів цифрових пристроїв на основі матричних біноміальних чисел - Петров, В. В. (My University, 2012)
У дисертації вирішено науково-прикладну задачу розробки моделей та методів синтезу швидкодіючих завадостійких компонентів цифрових пристроїв на основі матричних біноміальних чисел. Вперше запропоновано модель оцінки завадостійкості матричних біноміальних компонентів, що характеризується обчисленням ймовірностей помилок чисел на виході пристрою залежно від імовірності помилки одного розряду, довжини чисел та кількості одиниць у них, що дає можливість будувати компоненти із заданим рівнем завадостійкості. Уперше запропоновано метод виявлення помилок у матричних біноміальних компонентах цифрових пристроїв, який полягає у виборі перевірного розряду у кінці кожного рядка матриць так, що кількість одиниць у рядках залишається парною, що дозволило підвищити рівень завадостійкості відповідних компонентів цифрових пристроїв. Набули подальшого розвитку методи обробки та перетворення матричних біноміальних чисел, у яких на відміну від існуючих введена пере- вірка їх на предмет помилок за допомогою логічного аналізу матриць, що дозволяє більш ефективно контролювати правильність роботи матричних біноміальних компонентів цифрових пристроїв за допомогою вбудованих схем контролю. Набув подальшого розвитку метод синтезу матричних біноміальних лічильних пристроїв, у якому на відміну від існуючого, для побудови лічильних пристроїв використовуються універсальні комірки пам’яті, в котрих організовано паралельний перенос сигналів по стовпцях матриці, що дозволило підвищити швидкодію відповідних лічильних пристроїв. Scientific and applied problem of synthesis models and methods development of high-speed digital devices’ components with noise immunity on basis of matrix binomial numbers is solved in the thesis. For the first time a noise immunity assessment model of matrix binomial components is suggested, which is characterized by error probability calculation depending on the error probability of a digit, length of code combinations and number of contained units. This gives an opportunity to build components with a given level of noise immunity. For the first time the error detection method in matrix binomial components of digital devices is suggested, which contains a check bit choice at the end of every matrix row in such a way that the number of units in rows remains even, that allow us to increase the noise immunity level of corresponding digital devices’ components. Methods of matrix binomial numbers’ processing and conversion have further development. In contrast to already existing ones, they are examined for the purpose of finding errors with the help of the matrices’ logical analysis that allows us to control digital devices’ matrix binomial components work more effectively with the help of integrated monitoring circuits. A matrix binomial counting devices’ synthesis method also has further development, in which, in contrast to already existing one, signal parallel transfer along the matrix column is used, that allow us to improve the operation speed of counting devices.
Keywords: швидкодіючі компоненти цифрових пристроїв; лічильні схеми; завадостійкість цифрових пристроїв; матрична біноміальна система числення; матричні біноміальні числа з перевіркою на парність; схеми вбудованого контролю; digital devices’ high-speed compone; counting circuits; digital devices’ noise immunity; matrix binomial numeration system; matrix binomial numbers with even parity check; integrated monitoring circuits