Векторно-логічна інфраструктура вбудованого тестування цифрових систем на кристалах - Тієкура, І. (My University, 2012)
Мета дисертаційного дослідження – зменшення часу сервісного обслуговування цифрових систем на кристалах шляхом введення вбудованої програмно-апаратної надлишковості у вигляді інфраструктури функціональних компонентів, що забезпечує задану глибину діагностування. Основні результати: нова модель взаємодії дискретних об'єктів в кіберпросторі, яка характеризується використанням скалярного і векторного значення бета-метрики, що дозволяє у паралельному режимі вирішувати задачі синтезу та аналізу діагностичної інформації; удосконалена структурна модель цифрової системи, що відрізняється наявністю транзакційного графа функціональних модулів, інваріантна до рівнів ієрархії виробу; удосконалені методи синтезу тестів і діагностування несправностей на основі граничного сканування для функціональностей, заданих матричними формами опису поведінки цифрових компонентів, які відрізняються паралелізмом векторних операцій над таблицями несправностей; удосконалена архітектура логічного асоціативного мультипроцесора, яка відрізняється обмеженою системою команд для вбудованого сервісного обслуговування функціональностей цифрових систем на кристалах, що дає можливість зменшити час діагностування. The aim of the research is to improve the test-infrastructure IP of digital systems-on-chips by the introduction of embedded hardware and software redundancy in the form of the functional component infrastructure that provides the desired diagnosis depth. Main results: a new model for interacting discrete objects in cyberspace, which is characterized by the use of scalar and vector value of beta metric, which allows parallel solving the problems of synthesis and analysis of diagnosis information, improved structural model of the digital system, which is distinguished by the transaction graph of functional modules, which is invariant to hierarchy levels of the product; improved methods for test synthesis and fault diagnosis, based on boundary-scan, for functionalities specified by matrix forms describing the behavior of digital components, which differ parallel vector operations on fault detection tables; improved architecture of logic associative multiprocessor that differs limited instruction set for embedded infrastructure IP focused to digital system functionality, which makes it possible to reduce the diagnosis time.
Keywords: верифікація; цифрові системи на кристалах; асерція; логічний асоціативний мультипроцесор; system-on-chip; assertion; logic associative multiprocessor