Хаханов, В. И.Ковалев, Е. В.Ханько, В. В.Масуд Мехеди2018-12-182018-12-182000Система генерации тестов для проектирования цифровых автоматов в среде VHDL-Active / В. И. Хаханов, Е. В. Ковалев, В. В. Ханько, Масуд Мехеди // Автоматизированные системы управления и приборы автоматики : всеукр. межвед. науч.-техн. сб. – Х. : ХТУРЭ, 2000. – Вып. 111. – С. 15–22.http://openarchive.nure.ua/handle/document/7554Предлагается система генерации тестов для конечных автоматов, описываемых в среде VHDL-Active [1]. Исходная информация об объекте диагностирования задается в виде графа переходов или в формате конструкций языков описания аппаратуры VHDL, Verilog. Приводится описание системы генерации тестов ASFTEST с позиции пользователя. Система может быть полезна для проектировщиков цифровых управляющих автоматов, в качестве средства верификации созданного устройства.ruконечный автоматграф переходовсистема генерации тестовArticle