Система генерации тестов для проектирования цифровых автоматов в среде VHDL-Active - Хаханов, В. И.; Ковалев, Е. В.; Ханько, В. В.; Масуд Мехеди (ХТУРЭ, 2000)
Предлагается система генерации тестов для конечных автоматов, описываемых в среде VHDL-Active [1]. Исходная информация об объекте диагностирования задается в виде графа переходов или в формате конструкций языков описания аппаратуры VHDL, Verilog. Приводится описание системы генерации тестов ASFTEST с позиции пользователя. Система может быть полезна для проектировщиков цифровых управляющих автоматов, в качестве средства верификации созданного устройства.
Keywords: конечный автомат; граф переходов; система генерации тестов