Пшеничный, К. Ю.2023-03-012023-03-012019Пшеничный К. Ю. Функциональная верификация переходов конечных автоматов при помощи языка systemverilog / К. Ю. Пшеничный // Радіоелектроніка та молодь у ХХІ столітті : матеріали 23 Міжнар. молодіж. форуму, 16–18 квітня 2019 р. – Харків : ХНУРЕ, 2019. – Т. 5. – С. 5–6.https://openarchive.nure.ua/handle/document/22265The given work is devoted to finite state machines transition path coverage using functional verification capabilities of SystemVerilog hardware description language. Cover directives method for transition path coverage has been proposed in this paper.otherConference proceedings