Метою кваліфікаційної роботи є аналіз існуючих методів апаратного прискорення штучних нейронних мереж на FPGA. В ході виконання кваліфікаційної роботи Проаналізовано методи апаратного прискорення штучних нейронних мереж на FPGA з використанням мови VHDL. Проведено аналіз топологій згорткових нейронних мереж; аналіз існуючих алгоритмів навчання згорткових нейронних мереж. Досліджено існуючі рішення апаратного прискорення. Запропоновано методику апаратного прискорення ШНМ за допомогою FPGA. Розроблений інструмент генерації VHDL. Використання розробленої методики значно зменшить час розробки, необхідний для впровадження згорткової нейронної мережі, також мінімізує недоліки, що виникають через складність розробки мов опису апаратних засобів.