

ДОДАТОК А

Харківський національний університет радіоелектроніки
Факультет Комп'ютерної інженерії та управління
Кафедра Автоматизації проектування обчислювальної техніки

Магістерська кваліфікаційна робота

Волков Євген

Модель рекурсивного цифрового цілочисельного фільтра на мовах опису апаратури

Науковий керівник – доц. Шкіль О.С.

Харків – 2021

Слайд 1

Мета


Метою кваліфікаційної роботи є проектування оптимального цифрового фільтру з заданими частотними характеристиками при мінімальній кількості апаратних ресурсів на основі методів проектування рекурсивних цифрових фільтрів з урахуванням основних факторів, що визначають їх реалізацію.

Слайд 2

Цифрова обробка сигналу

Цифрова обробка сигналів (ЦОС — *англ. digital signal processing, DSP*) — перетворення сигналів, представлених у цифровій формі.

Узагальнена схема системи ЦОС:



Слайд 3

Задачі ЦОС

- Еквалізація сигналу
- Фільтрація сигналу
- Ідентифікація системи
- Аналіз та оцінка параметрів сигналу
- Стиснення сигналу

ВХІДНИЙ
СИГНАЛ



СИСТЕМА




ВИХІДНИЙ
СИГНАЛ

СИСТЕМА - середовище проходження сигналу:
атмосфера, цифровий вичислювач, все, що змінює
вхідний сигнал

Слайд 4

Задачі цифрових фільтрів


- "Очищення" сигналу від шумів
- Виділення сигналу із суми
- Еквалізація
- Компенсація фази, зміна частоти дискретизації, диференціювання тощо



Слайд 5

Параметри цифрових фільтрів

- АЧХ та ФЧХ
- Передавальна функція, коефіцієнти




$$H(z) = \frac{0.75 + 0.5z^{-1}}{1 + 0.2z^{-1} + 0.1z^{-2}}$$

$$b = [b_0 b_1 \dots b_M]$$


$$a = [a_0 a_1 \dots a_N]$$

- Імпульсна характеристика
- Перехідна функція, групова та фазова затримки



Слайд 6

Типи частотно-вибірчих фільтрів




Слайд 7

СІХ-фільтр

- фільтр з кінцевою імпульсною характеристикою (або **FIR** скор. від *finite impulse response*)
- Нерекурсивний

$$y(n) = b_0x(n) + b_1x(n - 1) + \dots + b_px(n - P)$$

- **Переваги:**
 - можуть мати лінійну фазу
 - завжди стійкі
 - “довільні” АЧХ та ФЧХ
- **Недоліки:**
 - потрібно більше ресурсів ніж НІХ фільтри
 - мають великі затримки




Слайд 8

НІХ-фільтр

- фільтр з нескінченною імпульсною характеристикою (або **IIR** скор. від *infinite impulse response*)
- Рекурсивний

$$y(n) = b_0x(n) + b_1x(n-1) + \dots + b_Px(n-P) - a_1y(n-1) + a_2x(n-2) + \dots + a_Qx(n-Q)$$



- **Переваги:**
 - швидше і “дешевше”, ніж СІХ фільтри
 - мають аналогові прототипи
- **Недоліки:**
 - не завжди стійкі
 - не можуть мати лінійну фазу

Слайд 9

Використання ПЛІС для реалізації задач ЦОС

Для реалізації задач цифрової обробки сигналів у реальному масштабі часу можна використовувати таку апаратуру як мікроконтролери, цифрові сигнальні процесори або програмовані логічні інтегральні схеми

Програмовані логічні інтегральні схеми (ПЛІС) набувають широкого поширення швидкодіючої цифрової обробки сигналів (ЦОС). Завдяки паралельній архітектурі та можливості реконфігурування **ПЛІС** мають велику обчислювальну продуктивність і дозволяють розробляти структури які можна максимально налаштувати для ідеальної реалізації алгоритмів **ЦОС**.


Використання саме ПЛІС обумовлено наступними перевагами:

- високою тактовою частотою, тобто частота роботи ПЛІС близько кількох ГГц;
- апаратною реалізацією помножувачів, що дозволяє множити за один такт;
- наявністю апаратних інтерфейсів проти DSP;
- гнучкістю під час розведення плати, що дозволяє подавати дані довільної розрядності.

Функціональність ПЛІС залежить від кількості розміщених на ній пристроїв обробки. Кожен пристрій, що розміщується на ПЛІС, використовує певну кількість її ресурсів. Одними з найбільш критичних елементів ПЛІС є помножувачі.

Слайд 10

Проектування цифрових фільтрів на ПЛІС



Розглянемо етапи проектування цифрового фільтру з використанням середовища **MatLab**

Проектування цифрових фільтрів на ПЛІС складається з наступних етапів:

1. **Розробка моделі ЦФ на системному рівні.** На першому етапі розробляється модель ЦФ на системному рівні, для якого характерне вирішення таких завдань, як вибір типу фільтра, розрахунок порядку та коефіцієнтів передавальної функції, а також квантування коефіцієнтів
2. **Проектування лише на рівні регістрових передач.** На другому етапі – рівні регістрових передач – формується опис ЦФ мовою опису апаратури (VHDL), що використовується для розміщення та трасування ЦФ ПЛІС.
3. **Логічний синтез, розміщення та трасування в ПЛІС.** На третьому етапі проектування ЦФ при логічному синтезі здійснюється перетворення HDL опису ЦФ до списку ланок, а також оптимізація списку ланок для конкретного кристалла ПЛІС


Слайд 11

Проектування фільтра

У роботі було запропоновано розробити цифрову систему фільтрації для заданого сигналу. Вхідний сигнал являє собою аудіофайл до якого додано невідому заваду.

Для того, щоб розробити систему фільтрації та здійснити виділення корисного сигналу від завади, заданий сигнал було проаналізовано у пакеті **MATLAB**.

Для більш детальнішого аналізу заданого аудіо файлу було використано додаток **Signal analyzer**. В додатку було проведено спектральний аналіз аудіофайлу и було знайдено заваду, яка знаходиться на частотах **10,7 – 11,2 кГц**.





Слайд 12

Проектування фільтра

Для реалізації фільтра та проведення моделювання результатів побудови заданого фільтра у роботі було розроблено модель.

Модель містить наступні компоненти: джерело сигналу (програвач аудіо файлу з завадою), буфер приймального сигналу, фільтр, моделювання якого виконується у роботі, буфер вихідного сигналу, аналізер, для побудови спектрограми, гучномовець для прослуховування результату обробки сигналу




Слайд 13

Середовище FDATool системи MatLab

Для проектування фільтра був використаний додаток FDATool

Середовище FDATool – це графічний інтерфейс для розрахунку фільтрів та перегляду їх характеристик, також використовується для:

- Аналізу фільтрів
- Синтезу фільтрів
- Квантування фільтрів
- Реалізації фільтрів



Додаток надає інформацію про структуру фільтра, його порядок, стійкість та інше

Слайд 14

Розробка фільтру

Відповідно до проведеного аналізу були задані безпосередньо параметри специфікації фільтру, а саме:


- побудований **режекторний** фільтр **Bandstop**
- обраний тип фільтру рекурсивний
- частоту дискретизації **Fs 44 100Гц**
- смуги пропускання відповідно **Fpass1 – 10 900 Гц** та **Fpass2 – 11 060 Гц**, та смуг затримування **Fstop1 – 10 950Гц** та **Fstop2 – 11 020Гц**
- припустимі загасання задані в смузі пропускання
- **Apass 1 і Apass 2 – 0,1dB** та у смузі затримування **Astop – 60 dB**

Слайд 15

Конструювання Elliptic фільтра

Після завдання типу фільтра та обраних його параметрів при натисканні кнопки **Design Filter (Конструювання фільтра)** було отримане програмне конструювання фільтра за заданими параметрами.

Було обрано фільтр-прототип: **Elliptic** (еліптичний) використовувався метод білінійного z-перетворення



АЧХ та ФЧХ

З розрахунків можна побачити, що **порядок фільтру – 12**, кількість **біполярних ланок дорівнює 6**. Фільтр є стійким. Також з параметрів аналізу, що наведені на рисунку для реалізації запропонованого фільтру необхідно **24 мультиплексора, 24 суматора**.


Structure:	Direct-Form II, Second-Order Sections
Order:	10
Sections:	5
Stable:	Yes
Source:	Designed

First Stopband Edge	: 0.49433
Second Stopband Edge	: 0.50394
Second 6-dB Point	: 0.51082
Second 3-dB Point	: 0.51208
Second Passband Edge	: 0.51247
First Passband Ripple	: 0.1 dB
Stopband Attenu.	: 60 dB
Second Passband Ripple	: 0.1 dB
First Transition Width	: 0.0090703
Second Transition Width	: 0.0090703
Implementation Cost	
Number of Multipliers	: 20
Number of Adders	: 20
Number of States	: 10
Multiplications per Input Sample	: 20
Additions per Input Sample	: 20

Слайд 16

Конструювання Butterworth фільтра

Наступним кроком було обрано прототип фільтра **Butterworth** (Баттерворта), використовувався метод білінійного z-перетворення.



АЧХ та ФЧХ

З розрахунків можна побачити, що **порядок фільтру є більший – 16**, кількість **біполярних ланок дорівнює 8**. Фільтр є **стійким**. Для реалізації запропонованого фільтру Butterworth необхідно **32 мультиплексора, 32 суматори**.

Structure:	Direct-Form II, Second-Order Sections
Order:	16
Sections:	8
Stable:	Yes
Source:	Designed

First Stopband Edge	: 0.49433
Second Stopband Edge	: 0.5034
Second 6-dB Point	: 0.50891
Second 3-dB Point	: 0.50962
Second Passband Edge	: 0.51247
First Passband Ripple	: 0.099202 dB
Stopband Atten.	: 60 dB
Second Passband Ripple	: 0.099202 dB
First Transition Width	: 0.0090703
Second Transition Width	: 0.0090703

Implementation Cost	: 32
Number of Multipliers	: 32
Number of Adders	: 32
Number of States	: 16
Multiplications per Input Sample	: 32
Additions per Input Sample	: 32



Слайд 17

Результати фільтрування

Порівняльний аналіз показав, що у **еліптичного** фільтра ступінчаста ФЧХ у полосі режекції, ніж у фільтра **Butterworth**. Однак це не є у даному випадку недоліком, тому що ця полоса частот знаходиться в зоні режекції.

Протилежно еліптичний фільтр при однакових параметрах потребує менше апаратних затрат, що є дуже важливим при реалізації. Тому був вибраний еліптичний фільтр, який при однакових заданих параметрах реалізації фільтра є більш оптимальним.

На рисунку наведено роботу моделі з запропонованим фільтром. Можна побачити, що запропонована модель фільтру відповідає заданим параметрам та здійснює послаблення завади на **80 dB** у полосі **100 Гц**. Полоса режекції узгоджена з полосою завади.




Слайд 18

Реалізації цифрового фільтра на ПЛІС

Для реалізації цифрового фільтра на ПЛІС був обраний кристал фірми Xilinx. А саме реалізація цифрового фільтра здійснювалася на ПЛІС Spartan-3E сімейства FPGA, яка завдяки особливостям своєї архітектури надає дві ключові переваги для цифрової обробки сигналів

По-перше, архітектура FPGA через високу продуктивність дуже добре підходить для паралельного виконання функцій цифрової обробки сигналів і, по-друге, можливість програмування ПЛІС дозволяє знайти компроміс між задіяними ресурсами ПЛІС та продуктивністю проєктованого пристрою за допомогою вибору відповідного рівня паралелізму

Було сгенеровано VHDL-опис розробленого фільтра для Spartan-3E та відповідно тестбенч для здійснення моделювання та перевірки результатів синтезу. Було виконано синтез, імплементацію, та тестування розробленого фільтра.




Результати синтезу

Слайд 19

Результати тестування

Достовірність отриманих результатів перевіряється моделюванням за допомогою інструментальних засобів проєктування Xilinx (САПР Integrated Software Environment – ISE, пакети Xilinx System Generator for DSP та системи Matlab/Simulink).



З часової діаграми можна побачити, що результати фільтрації співпадають з тестовою послідовністю, що означає, що фільтр працює правильно.

Слайд 20

Висновки

В ході виконання кваліфікаційної роботи було виконане проектування оптимального цифрового фільтру з заданими частотними характеристиками при мінімальній кількості апаратних ресурсів на основі методів проектування рекурсивних цифрових фільтрів з урахуванням основних факторів, що визначають їх реалізацію.

Було проаналізовано аудіо файл, виявлено заваду, яку необхідно було от фільтрувати. Була розроблена модель системи, яка дозволяє тестувати систему у реальному часі, та бачити результат фільтрації на аналізері.

Було обрано тип фільтру, метод синтезу фільтру, структуру фільтру. Було проаналізовано дві реалізації фільтру Butterworth та еліптичного, проведено порівняльний аналіз та обрано еліптичний фільтр, який при однакових заданих параметрах реалізації фільтра є більш оптимальним.

Було отримано VHDL опис фільтру. Проведено синтез та тестування спроектованого фільтру у середовищі пакету Xilinx.

Результати тестування показали, що результати фільтрації співпадають с тестовою послідовністю, що означає, що фільтр працює правильно.



МОДЕЛЮВАННЯ ЦИФРОВИХ ФІЛЬТРІВ НА ПЛІС

Волков Є.І.

Науковий керівник – к.т.н, доц. Філіппенко І.В.

Харківський національний університет радіоелектроніки
(61166, Харків, просп. Науки, 14, каф. АПОТ, тел. (057) 702-13-26)
e-mail: vladyslav.adamovych@nure.ua

Considered of modeling of filters with finite and infinite impulse response using modern toolkits – CAD ISE Xilinx and MatLab MathWorks with their realization on Spartan-3E FPGA.

Програмовані логічні інтегральні схеми (ПЛІС) стають все поширенішими в швидкодіючої цифровій обробці сигналів і застосовуються як ідеальні співпроцесори для стандартних пристроїв цифрової обробки сигналів (ЦОС). Завдяки паралельній архітектурі і реконфігуріруемому апаратному забезпеченню ПЛІС володіють великою обчислювальною продуктивністю і дозволяють розробляти настроюються структури для ідеальної реалізації алгоритмів ЦОС.

Проектування пристроїв ЦОС на ПЛІС являє собою багаторівневий ієрархічний процес. В операціях цифрової обробки сигналів особлива увага приділяється цифровій фільтрації [1], яка в середньому займає до половини всього обсягу обчислень. При цьому в таких системах, як системи розпізнавання мови або вимірювальні системи, важливим є забезпечення лінійності фазових характеристик. Дана вимога виконується при обробці сигналів цифровими фільтрами з кінцевою імпульсною характеристикою.

КИХ-фільтри є принципово стійкими системами, і процес обчислення їх коефіцієнтів не викликає ускладнень. Однак при підвищених вимогах до вибірковості таких фільтрів – круті спади АЧХ та характеристики загасання – необхідні значні апаратні та обчислювальні витрати, що накладає обмеження на практичну реалізацію КИХ-фільтрів на основі традиційних компонентів цифрової електроніки, зокрема мікропроцесорів і сигнальних процесорів (DSP). Ці обмеження можна виключити при реалізації КИХ-фільтрів на основі сучасної компонентної бази - ПЛІС.

На відміну від КИХ-фільтрів фільтри з нескінченною імпульсною характеристикою (БИХ-фільтри, або рекурсивні фільтри) не володіють строго лінійної фазової характеристикою, за винятком окремого випадку, коли всі полюси знаходяться на одиничному колі. Однак вони більш ефективні, ніж КИХ-фільтри, і мають менший порядок при однакових параметрах.

Особливістю БИХ-фільтрів є можливість самозбудження при недостатній розрядності коефіцієнтів фільтра або неправильному розрахунку передавальної характеристики. Для того щоб зменшити вплив обмеженою розрядності коефіцієнтів, БИХ-фільтри синтезують послідовним каскадним з'єднанням ланок другого порядку.

МЕТОДИ ПРОЕКТУВАННЯ РЕКУРСИВНИХ ЦИФРОВИХ ФІЛЬТРІВ

Волков Є.І., Філіппенко І.В.

Харківський національний університет радіоелектроніки, Харків, Україна

Цифрова фільтрація є одним з найбільш потужних інструментальних засобів цифрової обробки сигналів (ЦОС). Розробники все частіше застосовують програмовані логічні інтегральні схеми ПЛІС для цифрової фільтрації через можливість виробляти потокову обробку сигналу на високих частотах [1]. Досягти високої швидкості обчислень можна з допомогою методів паралельних розрахунків, зручних реалізації на ПЛІС. FPGA Xilinx останніх поколінь дозволяють реалізовувати більш ефективні порівняно з сигнальними процесорами алгоритми ЦОС.

Метою доповіді є аналіз методів проектування рекурсивних цифрових фільтрів (ЦФ) у цілісному просторі станів з урахуванням основних факторів, що визначають їх реалізацію.

В доповіді розглядаються основні аспекти, які необхідно враховувати розробки цифрових фільтрів.

Головним чином складність цифрових фільтрів, що містять помножувачі, суматори, регістри та інші допоміжні пристрої визначається множниками [1]. Складність і швидкодія самих розумно-жителів визначаються розрядностями коефіцієнтів і внутрішніх змінних у фільтрі. Тому ці розрядності необхідно вибирати мінімально можливими.

Найчастіше на практиці при побудові різних систем ЦОС широко застосовуються ЦФ з постійними коефіцієнтами. Використання повноцінних помножувачів при розробці таких ЦФ є невиправдано витратним, особливо при великій їх кількості та високій розрядності. При проектуванні ЦФ для систем, що реалізуються на ПЛІС ставляться завдання отримання необхідних частотних характеристик при мінімальній кількості кристалічних ресурсів.

Неоптимальне вирішення цієї задачі призводить до нераціонального витрачання площі кристала, до невиправданого збільшення споживаної потужності, зниження швидкодії, перешкоджає розміщенню системи ЦОС на одному або малому числі кристалів і, зрештою, підвищує вартість виробу. Таким чином, створення методики проектування рекурсивних ЦФ з урахуванням основних факторів, що визначають їх апаратну реалізацію на ПЛІС, є актуальною науково-технічною проблемою.

Список літератури

1. Зотов В.Ю. Проектирование цифровых устройств на основе ПЛИС фирмы Xilinx в САПР WebPACK ISE. М.: Горячая линия–Телеком, 2003. 624 с.
2. Смит С. Цифровая обработка сигналов. Практическое руководство для инженеров и научных работников. М.: Додэка-XXI, 2011. 720 с.
3. Соловьева А.И., Арбузов С.М. Цифровая обработка сигналов. Моделирование в MatLab. СПб.: БХВ-Петербург, 2008. 816 с.