

УДК 681.323

А. Г. МУРАШКО, канд. техн. наук, *Ю. С. ЗАМАЛЕЕВ*

СТРУКТУРА АДАПТИВНОЙ МУЛЬТИПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ

Анализ опыта моделирования алгоритмов переработки информации в зрительной системе человека [1] с помощью средств вычислительной техники свидетельствует о том, что аналоговые, цифровые и гибридные средства в полной мере не удовлетворяют требованиям исследователя. Это объясняется в первую очередь недостаточной гибкостью структуры и отсутствием возможности оперативной программной и аппаратной перестройки машинных средств имитации биологических феноменов, описанных на одном из математических языков.

При моделировании биологических систем необходимы вычисления для каждой задачи в рамках стратегий [2]. Удовлетворение любой из стратегий [2] в рамках вычислительных систем с жесткой структурой сопряжено с известными трудностями. Практически не существует методов априорного определения возможностей для обеспечения заданной стратегии. Решение же задач моделирования методом последовательных проб ведет к необоснованному удорожанию эксперимента и увеличению сроков исследований.

Развитие вычислительных систем с изменяемой конфигурацией и поиски новых принципов организации вычислительных

процессов открывают пути преодоления указанных трудностей.

Исходя из алгоритмов решения задач при проектировании архитектуры вычислительной системы, можно получить благоприятные условия для создания более рациональных структур вычислителей.

Повысить производительность и эффективность использования вычислительных систем можно, реализовав при помощи аппаратных средств такие виды деятельности вычислительной системы, которые традиционно осуществляются программными средствами [3]. Трудность заключается в том, чтобы наиболее рациональным образом распределить нагрузку между программными и аппаратными средствами вычислительной системы.

Такой подход приводит, например, к созданию мультипроцессорных вычислительных систем МВС, позволяющих посредством оборудования реализовать распараллеливание вычислительного процесса.

С другой стороны [4], появление и развитие МВС обусловлено необходимостью решения классов задач, для которых возможности традиционных средств вычислительной техники ограничены.

Рассмотрим новые принципы организации структуры специализированного мультипроцессорного вычислителя для решения задач, описываемых с помощью систем уравнений Шеннона (СУШ) [5]. Существует реальная возможность построения эффективного процессора с программируемой структурой для интегрирования СУШ. Это утверждение базируется на успехах, достигнутых в области теории и практики цифровых интегрирующих машин и структур [6 и др.].

Выдвигается следующая концепция построения мультипроцессорного вычислителя, укрупненная блок-схема которого приведена на рис. 1.

В состав МВС входят такие основные структурные единицы: центральный процессор с программно изменяемой конфигурацией ЦП 1;

процессоры-спутники Π , ($\nu = 1, 2, \dots, \mu$);

машина-диспетчер М-Д 2 с операционной системой ОС-МВС;

канал связи 3.




Рис. 1.

Управляющие программы $УП_1$, $УП_2$, $УП_3$ принадлежат операционной системе М-Д и вынесены на схеме за пределы М-Д лишь для наглядности.

Структурные единицы МВС, т. е. ЦП и процессоры-спутники, являются в большей степени специализированными. В качестве центрального процессора предлагается однородная цифровая интегрирующая структура ЦИС, которая ориентирована на интегрирование исключительно СУШ. При этом ЦП приводит решение СУШ наилучшим образом, т. е. программно и (или) аппаратно в ЦП реализованы один или несколько наиболее рациональных алгоритмов численного интегрирования по Стильтесу.

Выбор алгоритма производится машиной-диспетчером в зависимости от стратегии решения задачи [2].

Процессоры-спутники предназначаются для сведения разнообразных исходных математических формулировок задач к СУШ. Другими словами, процессоры-спутники представляют собой группу специализированных устройств, подготавливающих исходные данные для ЦП. Практически в результате функционирования процессоров-спутников на исходные устройства ЦП будут поступать матрицы коэффициентов A_p и A_q и вектор начальных условий Y_{po} [7].

Рассматриваемая мультипроцессорная вычислительная схема снабжается специальной операционной системой ОС — ИВС, укрупненная блок-схема которой представлена на рис. 2.

Логика работы операционной системы состоит в следующем. Математическое описание решаемой задачи, представленной, например, в виде обыкновенных дифференциальных уравнений (ОДУ), систем алгебраических уравнений (САУ), интегральных уравнений (ИУ), интегро-дифференциальных уравнений (И-ДУ), некоторых типов уравнений в частных производных (УЧП), задается вместе с условиями стратегии решения на входном языке «Аналог» [8].

Программа монитор инициирует работу алгоритма A формирования пакетов задач для организации мультипрограммного режима МВС. После формирования пакета задач вызывается задача с высшим приоритетом, и инициируется работа алгоритма B автоматического перехода от исходного математического описания к описанию задачи в форме СУШ.

Вычислительная система наделена возможностью реализации ряда алгоритмов перехода к СУШ, что порождает различные формы их представления.

Алгоритмы трансляции C автоматически отображают ту или иную форму СУШ в произвольные ЦИС. Количество типов ЦИС зависит от возможностей центрального процессора МВС и от разнообразия методов и средств реализации различных форм СУШ в целом и отдельных конструкций.

Алгоритм C порождает i структур, которые отличаются слож-

ностью, быстродействием, точностью и т. п. Поэтому программа — монитор вызывает работу алгоритма D выбора ЦИС в зависимости от стратегии по погрешности и времени решения.




Рис. 2.

По окончании работы алгоритма D формируется текст формального описания выбранной структуры ЦИС _{j} на языке внутренней интерпретации [9].

С помощью алгоритма E оценки выбранной ЦИС производится анализ на возможные отклонения точности и времени от заданных в стратегии. Если выбранная ЦИС _{j} удовлетворяет требованиям заданной стратегии, производится рационализация структуры с учетом ограничений l -кратной коммутации [7, 10], накладываемых на сеть связей вычислительных блоков ЦП (алгоритм F).

В дальнейшем с помощью алгоритма Q производится коммутация вычислительной структуры на поле операционных элементов ЦП и инициируется работа алгоритмов M , N и K .

Производится масштабирование ЦИС, настройка вычислительных блоков и контроль функционирования вычислительной системы.

Оператор МВС осуществляет визуальный контроль по мнемосхеме, являющейся системой отображения поля операционных элементов ЦП.

Если выбранная ЦИС _{j} не удовлетворяет требованиям стратегии, программа-монитор обращается к алгоритмам A , B и C и вызывает дополнительные возможности системы, просматривая свои способности удовлетворить требованиям заказчика. В противном случае производится отказ, что влечет за собой либо пересмотр исходной стратегии, либо поиск новых методов и средств решения задачи.

Рассмотренная структура операционной системы МВС может быть при необходимости расширена для предоставления пользователю дополнительных возможностей. С этой целью в состав операционной системы включают библиотеку частных алгоритмов трансляции различных типов математического описания задач в вычислительные структуры процессоры-спутники, реализующие переход к СУШ. Построение таких алгоритмов выполняется аналогично построению алгоритмов, приведенных в работе [11].

Кроме того, при использовании в качестве машины-диспетчера малой ЦВМ с возможностью аналитических преобразований («Мир-2», «Минск-32») можно организовать на ней программы приведения различных математических формулировок задач к форме СУШ с помощью аналитического дифференцирования. Эта задача может быть решена при помощи алгоритмического языка «Аналитик» [12], в частности, специфических операторов этого языка: дифференцировать, сравнить и применить.

Таким образом, в зависимости от способа реализации процессоров-спутников возможны пути синтеза МВС для решения инженерных задач, сводимых к СУШ.

Первый путь построения МВС состоит в том, что в качестве центрального процессора выступает однородная вычислительная интегрирующая структура, реализующая один или несколько наиболее эффективных методов интегрирования СУШ по Стилтесу,

Процессоры-спутники, реализованные аппаратным способом, осуществляют перевод различных форм математических описаний в форму СУШ. Процессоры-спутники могут быть построены как на аналоговых, так и на цифровых и цифро-аналоговых операционных элементах (микропроцессорах), что зависит от метода реализации алгоритмов перехода к СУШ и от требуемых точности и времени решения задач.

Предварительные оценки эффективности использования этой системы дают основания считать, что подобная организация вычислительного процесса может оказаться наиболее рациональной.

Суть второго способа построения МВС заключается в том, что необходимые процессоры-спутники формируются на поле операционных элементов в процессе решения задач посредством применения библиотеки частных алгоритмов операционной системы.

Третий путь синтеза МВС ведет к построению двухпроцессорной вычислительной системы ЦВМ + ОЦИС. При этом центральный процессор (ОЦИС), реализующий СУШ, управляется в мультипрограммном режиме машиной-диспетчером (ЦВМ). В машине-диспетчере создается с этой целью библиотека алгоритмов и программ приведения задач к СУШ.

Возможно большое количество модификаций описанной структуры МВС в зависимости от класса решаемых задач и методов их решения.

Так, решение интегральных уравнений вариационными методами [13] сводится к решению системы алгебраических уравнений. При этом реализация любого из алгоритмов решения интегрального уравнения на универсальной ЭВМ приводит к необходимости применения квадратурных формул для замены интегралов конечными суммами при вычислении коэффициентов системы алгебраических уравнений.

Такой путь является громоздким, и, главное, матрица коэффициентов системы алгебраических уравнений может оказаться произвольной, что не позволяет заранее сказать, какими средствами и методами можно получить решение.

Повышение эффективности решения в данном случае, по-видимому, необходимо искать в специализации, т. е. в построении отдельных процессоров-спутников для выполнения перехода к системам алгебраических уравнений, решаемых с помощью центрального процессора МВС.

Основным элементом для синтеза центрального процессора МВС является адаптивный микропроцессор (АМкП) многоцелевого назначения, который выполняет следующие функции:

цифровое интегрирование; цифровое дифференцирование; цифровое умножение и деление; цифровое алгебраическое суммирование; цифровое возведение в степень и извлечение корня; матричные преобразования (обращение, умножение, транспони-

рование); воспроизведение стандартных (элементарных и составных) функций.

На рис. 3 представлена в качестве примера часть структуры АМКП, отвечающая за выполнение процесса цифрового интегрирования в соответствии с алгоритмом

$$\begin{aligned} \frac{\nabla \bar{z}_{k(i+1)}^*}{\Delta z_k} &= \sum_{a=1}^n (-1)^{a-1} \binom{n}{a} \frac{\nabla \bar{z}_{k(i+1-a)}}{\Delta z_k}; \\ \nabla \bar{y}_{pk(i+1)} &= \sum_{j=1}^N A_{pkj} \Delta z_j \frac{\Delta \bar{z}_{j(i+1)}^*}{\Delta z_j}; \\ \nabla \bar{y}_{qk(i+1)} &= \sum_{j=1}^N A_{qkj} \Delta z_j \frac{\nabla \bar{z}_{j(i+1)}^*}{\Delta z_j}, \\ \bar{y}_{pki} \nabla \bar{y}_{qk(i+1)}, &\text{ при } n=2, \tau_1 < \tau \leq \tau_2, \\ \bar{y}_{pki} \nabla \bar{y}_{qk(i+1)} + 1/2 \nabla \bar{y}_{pk(i+1)} \nabla \bar{y}_{qk(i+1)} + \\ + \sum_{a=0}^{\frac{2n-9+(-1)^n}{4}} \sum_{\beta=a+1}^{n-a-3} a_{\alpha\beta n} &[\nabla \bar{y}_{pk(i+1-a)} \nabla \bar{y}_{qk(i+1-\beta)} - \\ - \nabla \bar{y}_{pk(i+1-\beta)} \nabla \bar{y}_{qk(i+1-a)}], \\ \text{при } n = &\begin{cases} 3, & \tau_2 < \tau \leq \tau_3; \\ 4, & \tau_3 < \tau \leq \tau_4; \\ \dots & \dots \\ n, & \tau_l < \tau \leq \tau_{l+1}; \\ \dots & \dots \end{cases} \end{aligned}$$

$$\begin{aligned} \frac{\nabla z_{k(i+1)}}{\Delta z_k} &= -R^{M+1} + P_0^\infty \left[R^{M+1} + \frac{\nabla z_{k(i+1)}}{\Delta z_k} + \left(\frac{S_{zki}}{\Delta z_k} + \frac{1}{2} \right) \right]_R, \\ \left(\frac{S_{zki}}{\Delta z_k} + \frac{1}{2} \right) &= P_{-\infty}^{-1} \left[R^{M+1} + \frac{\nabla z_{k(i+1)}}{\Delta z_k} + \left(\frac{S_{zki}}{\Delta z_k} + \frac{1}{2} \right) \right]_R; \\ \nabla \bar{z}_{1i} &= \nabla \bar{x}, \bar{y}_{pk(i+1)} = \bar{y}_{pki} + \nabla \bar{y}_{pk(i+1)}; \\ \bar{x}_{i+1} &= \bar{x}_i + \nabla \bar{x}, \bar{y}_{pk}(x_0) = \bar{y}_{pk0}, K = 2, 3, \dots, N, \end{aligned}$$

где K соответствует в данном случае порядку точности n компонент обобщенной формулы численного интегрирования [7, 14].

Принцип функционирования АМКП состоит в следующем (рис. 3).

Квантованные проэкстраполированные значения интеграла $\frac{\nabla \bar{z}_{k(i+1)}^*}{\Delta z_k}$ подаются на входы сумматоров Σ_1 и Σ_2 . С выхода Σ_1 снимается полученное приращение подынтегральной функции $\nabla \bar{y}_{p(i+1)}$, которое поступает на вход Σ_3 . Одновременно на второй вход Σ_3 из регистра PY_{pi} поступает значение величины \bar{y}_{pi} . В результате на выходе Σ_3 образуется новое значение подынтегральной

ной функции $\bar{y}_{p(i+1)}$, которое вводится для хранения в освобожденной к этому времени PY_{pi} .

При выдаче величины \bar{y}_{pi} из PY_{pi} на вход Σ_3 последняя одновременно подается на схемы совпадения I_1, I_2 . Также при выдаче из Σ_1 величины $\nabla \bar{y}_{p(i+1)}$ последняя поступает не только на вход Σ_3 , но одновременно подается на I_3, I_4 , а также на множительное устройство M_2 . Из $P \nabla Y_{pi}$ хранившееся в нем значение $\nabla \bar{y}_{pi}$ поступает на I_5 .




Рис. 3.

С выхода Σ_2 снимается полученное значение $\nabla y_{q(i+1)}$, которое поступает на M_1 . Из $P \nabla Y_{pi}$ хранившееся в нем значение $\nabla \bar{y}_{qi}$ подается на M_2 .

При вычислении по компоненте обобщенной формулы численного интегрирования [13] с порядком точности $n = 3$ с блока управления (БУ) подается сигнал на I_2, I_4 . При этом с I_2, I_4 на входы Σ_4 одновременно поступают значения \bar{y}_{pi} и через одноконтную линию задержки $\nabla \bar{y}_{p(i+1)}$.

С выхода Σ_4 снимается значение суммы $\bar{y}_{pi} + 1/2 \nabla \bar{y}_{p(i+1)}$, поступающее на M_1 . С выхода M_1 поступает на вход Σ_5 значение $(\bar{y}_{pi} + 1/2 \nabla \bar{y}_{p(i+1)}) \nabla \bar{y}_{q(i+1)}$, которое снимается неизменным с выхода Σ_5 .

Для вычисления по компоненте обобщенной формулы численного интегрирования с порядком точности $n = 4$ с БУ подается сигнал на I_1, I_3, I_5, I_6 . При этом с I_1, I_3 поступают на входы Σ_4 значения величин \bar{y}_{pi} и $\nabla \bar{y}_{p(i+1)}$ соответственно. Одновременно из $P \nabla Y_{pi}$ проходя через I_5 и четырехтактовую линию задержки поступает на вход Σ_4 значение $\nabla \bar{y}_{pi}$. С выхода Σ_4 снимается значение суммы $\bar{y}_{pi} + 1/2 \nabla \bar{y}_{p(i+1)} + 1/16 \nabla \bar{y}_{pi}$, которое поступает на

M_1 . С выхода M_1 на вход Σ_5 приходит значение величины $\bar{y}_{pi} \nabla \bar{y}_{q(i+1)} + 1/2 \nabla \bar{y}_{p(i+1)} \nabla \bar{y}_{q(i+1)} + 1/16 \nabla \bar{y}_{pi} \nabla \bar{y}_{q(i+1)}$. На другой вход Σ_5 с M_2 через I_6 и четырехтактовую линию задержки подается значение произведения $\nabla \bar{y}_{qi} \nabla \bar{y}_{p(i+1)}$. С выхода Σ_5 снимается значение приращения интеграла, соответствующее компоненте обобщенной формулы численного интегрирования с порядком точности $n = 4$.

Работой АМКП управляет специализированный блок, функции которого следующие: анализ параметров точности и быстроты действия; определение моментов переключения с одной компоненты обобщенной формулы численного интегрирования на другую; выдача соответствующих управляющих сигналов логическим элементам АМКП.

Заметим, что в рамках системы ОЦИС + ЦВМ функции блока управления могут быть реализованы посредством управляющей ЦВМ.

В настоящее время существующая элементарная база позволяет синтезировать подобный АМКП, который выполняет вычисления в рамках заданных стратегий. При этом гибкость ОЦИС и всей системы в целом значительно повышается.

Список литературы: 1. Мурашко А. Г., Сенченко Н. И., Жиров А. Г. О моделировании процессов переработки информации в зрительной системе человека.— В кн.: Проблемы бionики. Вып. 15. Харьков, 1975, с. 51—57. 2. Мурашко А. Г., Замалеев Ю. С. Принципы организации адаптивного поведения цифрового интегратора. См. статью в настоящем сборнике. 3. Возможности применения аппаратных средств для повышения эффективности программирования.— В кн.: Многопроцессорные вычислительные системы. М., 1975, с. 25—31. Авт.: Г. М. Адельсон-Вельский, В. Л. Арлазаров, А. Ф. Волков и др. 4. Самойлов В. Д., Аристов В. В., Тарасенко-Зеленая Л. И. Неоднородные вычислительно-измерительные системы с центральной интерпретирующей малой ЦВМ.— В кн.: Неоднородные вычислительные системы. Киев, 1975, с. 77—97. 5. Шеннон К. Э. Работы по теории информации и кибернетике. М., ИЛ, 1963. 829 с. 6. Каляев А. В. Состояние, перспективы развития и применения цифровых интегрирующих машин.— В кн.: Средства аналоговой и аналого-цифровой вычислительной техники. М., 1968, с. 15—22. 7. Каляев А. В. Теория цифровых интегрирующих машин и структур. М., «Сов. радио», 1970. 471 с. 8. Дюбко Г. Ф., Мурашко А. Г., Терентьев М. Ф. Язык «Аналог» для описания задаваемых на аналоговых и аналого-цифровых вычислительных структурах.— В кн.: Неоднородные вычислительные системы. М., 1975, с. 137—142. 9. Мурашко А. Г., Сенченко Н. И., Терентьев М. Ф. Об одном способе формального описания решающих структур.— В кн.: Аналоговая и аналого-цифровая вычислительная техника. Вып. 5. М., 1973, с. 92—98. 10. Мурашко А. Г., Сенченко Н. И., Терентьев М. Ф. Принципы построения системы автоматической коммутации операционных элементов в решающую структуру.— В кн.: Аналоговая и аналого-цифровая вычислительная техника. Вып. 6. М., 1975, с. 109—114. 11. Дюбко Г. Ф., Жиров А. Г., Мурашко А. Г. Алгоритм отображения математического описания в вычислительные структуры.— В кн.: Неоднородные вычислительные системы. М., 1975, с. 143—150. 12. Аналитический язык для описания вычислительных процессов с использованием аналитических преобразований.— «Кибернетика», № 3, 1971, с. 102—134. Авт.: В. М. Глушков, В. Г. Бондарчук, Т. А. Гринченко и др. 13. Пухов Г. Е., Грездов Г. И., Верлань А. Ф. Методы решения краевых задач на электронных моделях. Киев, «Наукова думка», 1965. 115 с.