НАУКОВО-ТЕХНІЧНИЙ ЖУРНАЛ ISSN 1681-4886 ІНФОРМАЦІЙНО -КЕРУЮЧІ СИСТЕМИ НА ЗАЛІЗНИЧНОМУ 4 (83)' 2010 ТРАНСПОРТІ INFORMACIJNO-KERUÛCI SISTEMI Виходить 6 разів на рік Видається з 23 квітня 1996 р. NA ZALIZNICNOMU TRANSPORTI Бритов Г. С., Мироновский Л. А. Видання Функциональное диагностирование систем с модальным Державної адміністрації залізниць України Твердохлебов В. А. Української державної Автоматическое управление в системе эксплуатации железных академії залізничного транспорту Пустовойтов П.Е. Міжнародна видавнича рада Формирование самоподобного случайного потока на основе Бочков К.А. (Білорусь) Данько М.І. (Україна) Загарій Г.І. (Україна) Кривуля Г. Ф., Сыревич Е. Е., Карасев А. Л. Зубко А.П. (Україна) Представление списка соединений в системах логического Jiang Xin Hua (China) Кравцов Ю.О. (Росія) Негрей В.Я. (Білорусь) Сафронов В. В. Остапчук В.М. (Україна) Метод принятия решений для задач управления Решетняк М.І. (Україна) железнодорожным транспортом и проектирования его подсистем Сапожніков Вал.В. (Росія) Соболєв Ю.В. (Україна) Шепко Н.А. (Україна) Скобцов Ю. А., Скобцов В. Ю., Нассер Іяд К. М. Генерация тестов для неисправностей типа индуцированные Альмадхоун С., Сыревич Е. Е., Шкиль А. С. Методы поиска ошибок проектирования в HDL- моделях цифровых устройств в условиях неполной спецификации 30 © Інформаційно-керуючі системи Дубинская Н. Г. на залізничному транспорті, 2010 Модели структурного уровня и диагностируемость локальной

Кривуля Г. Ф., Кучеренко Д. Е. Информационная угроза для компьютерных систем управления как следствие ошибок пользователя
Хаханов В. И., Литвинова Е. И., Гузь О. А., Ngene Christopher Umerah Мультипроцессорная архитектура параллельного решения ассоциативно-логических задач 42
Хаханов В. И., Чумаченко С. В., Хаханова А. В., Тіесошта Yves Параллельные мультипроцессорные процесс-модели векторно- логического анализа
Соловьев В.М., Сперанский Д.В., Федорова А.Г., Щербаков М.Г., Ирматов П.В. Высокопроизводительные вычисления с использованием метода конечных элементов
Мирошник М. А. Королева Я. Ю. Синтез легкотестируемых двумерных сетей клеточных автоматов
Гаврилюк В. І., Завгородній О. В. Ймовірнісна модель впливу тягового струму на рейкові кола
Котенко В. Н., Ищенко А. И. Технология проектирования интеллектуальных систем поддержки принятия решений на примере задачи диспетчерского управления сортировочной станцией
Батаев О. П., Поляков С. В. Анализ компенсационного метода разрешения широкополосных сигналов при превышении допустимого значения отношения мощности помех к шуму на входе приемника
Головко А. В. Разработка метода прогностичной оценки угроз от лесных пожаров
Жуковицкий И. В. Адаптивная коррекция задания регулятору тормозной позиции
Ивченко Ю. Н., Швец О. М., Скалозуб М. В. Методы автоматизированного управления парком электродвигателей железнодорожных стрелочных приводов «по текущему состоянию»
Иванов А. П. Усовершенствование нечеткой модели управления режимами тяги поездов
МАЛИНОВСКИЙ М. Л., МАЛИНЯК И. М. Сравнительный анализ вариантов структурной организации систем, связанных с безопасностью
Данько М. І., Козак В. В., Ломотько Д. В., Альошинский €. С. Розширення перспектив євроінтеграції системи міжнародних залізничних перевезень України. 111
Починок А. В., Лазурик В. М., Сорока Л. С. Компьютерные методы автоматического выделения пиков в цифровых сигналах
Епифанов А. С. Метод оценки сложности законов функционирования автоматов на основе дискретных riv-функций
Дербунович Л. В., Караман Д. Г. Синтез самопроверяемых функциональных модулей с использованием класса самодвойственных булевых функций
Малиновский М. Л., Семчук Р. В., Пушкар А. Н., Аленин Д. А. Технология автоматизированного проектирования программного обеспечения систем централизации на основе ПЛИС 130

УДК 658.512.011:681.326:519.713

XAXAHOB В. И., д.т.н., профессор ЛИТВИНОВА Е. И., д.т.н., профессор ГУЗЬ О. А., к.т.н., доцент Ngene Christopher Umerah (ХНУРЭ)

Мультипроцессорная архитектура параллельного решения ассоциативно-логических задач

Введение

Идея исследования заключается в том, чтобы убрать из компьютера «тяжеловесную» арифметику и трансформировать освободившиеся ресурсы в (мозгоподобную) инфраструктуру ассоциативной логики, моделирующей функциональность мозга, которая позволяет опытному человеку ежеминутно принимать правильные решения. Мозг и компьютер имеют единую технологическую основу в виде примитивных логических операций: and, or, not. По мере приобретения опыта мозг и компьютер создают более сложные функциональные пространственно-временные логические преобразователи, использующие упомянутые выпримитивные операции. Специализация компьютерного изделия, ориентированная на использование только логических операций, дает возможность приблизиться к ассоциативно-логическому мышлению человека и тем самым существенно (х100) повысить быстродействие решения неарифметических задач. Исключение арифметических операций, использование параллелизма алгебры векторной логики, мультипроцессорность архитектуры создают эффективную инфраструктуру, которая объединяет математическую и технологическую культуру для решения прикладных задач. Мозгоподобность мультипроцессорной цифровой системы на кристалле есть концепция создания архитектуры и моделей вычислительных процессов для реализации свойственных мозгу неарифметических ассоциативно-логических функциональностей на современной цифровой платформе путем использования векторных логических операций и критериев в задачах поиска, распознавания и принятия решений. Рыночная привлекательность логическомультипроцессора ассоциативного (Logical Associative MultiProcessor – LAMP) определяется тысячами старых и новых логических по своей природе задач, которые в настоящее время решаются не эффективно на избыточных универсальных компьютерах с мощным арифметическим процессором. Вот некоторые актуальные для ІТ-рынка проблемы: 1. Анализ, синтез и коррекция синтаксических и семантических языковых конструкций (реферирование, исправление ошибок, оценивание качества текстов). 2. Распознавание видео- и аудио-образов путем их представления векторными моделями существенных параметров в дискретном пространстве. 3. Сервисное обслуживание сложных технических изделий и восстановление работоспособности в процессе их функционирования. 4. Тестирование знаний и экспертное обслуживание объектов или субъектов для определения их валидности. 5. Идентификация объекта или процесса для принятия решения в условиях неопределенности. 6. Точный поиск заданной вектором параметров информации в Internet. 7. Целеуказание в истребителе или в автоматической системе посадки лайнера, работающей в реальном микросекундном диапазоне времени. Разведение объектов во времени и в пространстве для диспетчерской службы аэропорта или оптимизация инфраструктуры городского транспорта в целях исключения коллизий. Практически все упомянутые задачи решаются в реальном масштабе времени, являются изоморфными по логической структуре процесс-моделей, использующих совокупность взаимосвязанных ассоциативных таблиц. Для их решения необходима быстродействующая и специализированная аппаратная платформа (LAMP), ориентированная на параллельное выполнение процедур поиска, распознавания и принятия решений, оцениваемых путем использования интегрального неарифметического критерия качества.

Целью работы является существенное (x100) повышение быстродействия процедур поиска, распознавания и принятия решений путем мультипроцессорной и параллельной реализации ассоциативно-логических векторных операций для анализа графовых и таблич-

© В. И. Хаханов, Е. И. Литвинова, О. А. Гузь, Ngene Christopher Umerah, 2010

ных структур данных в дискретном булевом пространстве без использования арифметических операций.

Для достижения цели необходимо решить следующие задачи: 1) разработать неарифметическую метрику оценивания ассоциативно-логических решений; 2) сформировать структуры данных и процессмодели решения актуальных задач; 3) создать архитектуру логического ассоциативного мультипроцессора; 4) определить практическое использование LAMP.

Сущность исследования заключается в разработке инфраструктуры экспертного обслуживания запросов в реальном масштабе времени для получения детерминированного решения, валидность (состоятельность) которого оценивается неарифметическим интегральным критерием качества взаимодействия запроса с заданным дискретным пространством.

Объект исследования — инфраструктура поиска, распознавания и принятия решений в дискретном булевом пространстве на основе использования алгебры векторной логики, мультипроцессорной платформы анализа ассоциативно-логических структур данных и неарифметического интегрального критерия качества.

Предмет исследования — ассоциативно-логические структуры данных и процесс-модели поиска, распознавания и выбора решения на основе неарифметического интегрального критерия качества путем использования мультипроцессорной системы на кристалле, оперирующей векторными логическими операциями.

Источники: аппаратная платформа ассоциативнологического анализа информации [1-4]; ассоциативнологические структуры данных для решения информационных задач [5-8]; модели и методы дискретного анализа и синтеза [9-12]; мультипроцессорные средства решения информационно-логических задач [13-19]; мозгоподобные и интеллектуальные логические вычисления [20-25].

Интегральная метрика оценивания решения

Инфраструктура мозгоподобного мультипроцессовключает модели, методы и ассоциативнологические структуры данных, ориентированные на аппаратную поддержку процессов поиска, распознавания и принятия решений [22-24] на основе векторных неарифметических операций. Оценка решения задачи определяется векторно-логическим критерием качества взаимодействия запроса (вектора m) с системой ассоциативных векторов (ассоциаторов), в результате которого сгенерируется конструктивный ответ в виде одного или нескольких ассоциаторов, а также, пока еще, численной характеристики степени принадлежности (функции качества) входного вектора m к найденрешению: $\mu(m \in A)$. Входной HOMV $m = (m_1, m_2, ..., m_i, ..., m_g), m_i \in \{0,1,x\}$ и матрица A_i ассоциаторов $A_{ijr} (\in A_{ij} \in A_i \in A) = \{0,1,x\}$

одинаковую размерность, равную q . Далее степень принадлежности m-вектора к вектору A будет обозначаться как $\mu(m \in A)$.

Существует 5 типов теоретико-множественного (логического) Δ -взаимодействия двух векторов $m \cap A$, определенных на рис. 1. Они формируют все примитивные варианты реакции обобщенной ПРП-системы (Поиска, Распознавания и Принятия решения) на входной вектор-запрос. В технологической отрасли знаний — технической диагностике (Design & Test) — указанная последовательность действий изоморфна маршруту: поиск дефектов, их распознавание, принятие решения на восстановление работоспособности. Все три стадии технологического маршрута нуждаются в метрике оценивания решений для выбора оптимального варианта.




Рисунок 1 – Результаты пересечения двух векторов

Определение. Интегральная теоретикомножественная метрика для оценивания качества запроса есть функция взаимодействия многозначных векторов $m \cap A$, которая определяется средней суммой трех нормированных параметров: кодовое расстояние d(m,A), функция принадлежности $\mu(m \in A)$ и функция принадлежности $\mu(A \in m)$:

$$\begin{split} Q &= \frac{1}{3} [d(m,A) + \mu(m \in A) + \mu(A \in m)], \\ d(m,A) &= \frac{1}{n} [n - card(m_i \overset{n}{\cap} A_i = \varnothing)]; \\ \mu(m \in A) &= 2^{card(m \cap A) - card(A)} \leftarrow card(m \cap A) = \\ &= card(m_i \overset{n}{\cap} A_i = x) \& card(A) = card(\overset{n}{\cup} A_i = x); \\ i &= 1 \\ \mu(A \in m) &= 2^{card(m \cap A) - card(m)} \leftarrow card(m \cap A) = \\ &= card(m_i \overset{n}{\cap} A_i = x) \& card(m) = card(\overset{n}{\cup} m_i = x). \\ i &= 1 \end{split}$$

Пояснения. Нормирование параметров позволяет оценить уровень взаимодействия векторов в интервале [0,1]. Если зафиксировано предельное максимальное

значение каждого параметра, равное 1, то векторы равны между собой. Минимальная оценка, Q=0, фиксируется в случае полного несовпадения векторов по всем п координатам. Если мощность пересечения $m \cap A = m$ равна половине пространства вектора A, то функции принадлежности и качества соответственно равны:

$$\mu(m \in A) = \frac{1}{2}$$
; $\mu(A \in m) = 1$; $d(m, A) = 1$;
 $Q(m, A) = \frac{5}{2 \times 3} = \frac{5}{6}$.

Аналогичное значение будет иметь параметр Q, если мощность пересечения $m \cap A = A$ равна половине пространства вектора m. Если мощность пересечения $\operatorname{card}(m \cap A)$ равна половине мощностей пространств векторов A и m, то функции принадлежности имеют значения:

т, то функции принадлежности имеют значения:

$$\mu(m \in A) = \frac{1}{2}; \ \mu(A \in m) = \frac{1}{2}; \ d(m, A) = 1;$$
$$Q(m, A) = \frac{4}{2 \times 3} = \frac{4}{6} = \frac{2}{3}.$$

Следует заметить, если пересечение двух векторов равно пустому множеству, то степень двойки от символа «пусто» равна нулю: $2^{\text{card}(m \cap A) = \emptyset} = 2^{\emptyset} = 0$. Это действительно означает, что количество общих точек при пересечении двух пространств равно нулю.

Цель введения векторно-логического критерия качества решения заключается в существенном повышении быстродействия при подсчете качества Q взаимодействия компонентов m и A при анализе ассоциативных структур данных путем использования только векторных логических операций. Арифметический критерий (1) без усреднения функций принадлежности и кодового расстояния можно трансформировать к виду:

$$\begin{split} &Q\!=\!d[m,\!A_{i(j)}]\!+\!\mu[m\!\in\!A_{i(j)}]\!+\!\mu[A_{i(j)}\!\in\!m],\\ &d(m,\!A_{i(j)})\!=\!card_m \underset{i(j)\!=\!1}{\overset{n(m)}{\oplus}} A_{i(j)}\!=\!1];\\ &\mu(m\!\in\!A_{i(j)})\!=\!card_iA_{i(j)}\!=\!1]\!-\!card_m \underset{i(j)\!=\!1}{\overset{n(m)}{\wedge}} A_{i(j)}\!=\!1];\\ &\mu(A_{i(j)}\!\in\!m)\!=\!card_m\!=\!1]\!-\!card_m \underset{i(j)\!=\!1}{\overset{n(m)}{\wedge}} A_{i(j)}\!=\!1]. \end{split} \tag{2}$$

Первый компонент, составляющий критерий, формирует степень несовпадения п-мерных векторов — кодовое расстояние путем выполнения операции хог, второй и третий определяют степень непринадлежности результата конъюнкции к числу единиц каждого из двух взаимодействующих векторов. Понятия принадлежности и непринадлежности являются взаимодопол-

няющими, но в данном случае технологичнее вычислять непринадлежность. Таким образом, идеальный критерий качества равен нулю, когда два вектора равны между собой. Оценка качества взаимодействия двух двоичных векторов убывает по мере роста критерия от 0 к 1. Чтобы окончательно уйти от арифметических операций при подсчете уже векторного критерия качества, необходимо выражения (2) преобразовать к виду:

$$\begin{split} Q &= d(m,A) \lor \mu(m \in A) \lor \mu(A \in m), \\ d(m,A) &= m \oplus A; \\ \mu(m \in A) &= A \land \overline{m \land A}; \\ \mu(A \in m) &= m \land \overline{m \land A}. \end{split} \tag{3}$$

Здесь критерии представлены уже не числами, а векторами, которые оценивают взаимодействие компонентов m, A. При этом увеличение числа нулей в трех векторах качества повышает критерий, а наличие единиц индицирует ухудшение качества взаимодействия. Для сравнения оценок необходимо определять мощность единиц в каждом векторе без выполнения операций суммирования. Это можно реализовать с помощью регистра [4] (рис. 2), который позволяет за один такт выполнить сдвиг влево и уплотнить все единичные координаты п-разрядного двоичного вектора.

После процедуры сжатия номер правого единичного бита уплотненной серии единиц формирует индекс качества взаимодействия векторов. Для двоичных наборов m = (110011001100), A = (000011110101) определение качества их взаимодействия по формулам (3) представлено в следующем виде (нулевые координаты отмечены точками):

m	1	1			1	1			1	1		
A					1	1	1	1		1		1
$m \wedge A$					1	1				1		_
$\overline{m \wedge A}$	1	1	1	1			1	1	1		1	1
$d(m,A) = m \oplus A$	1	1					1	1	1			1
$\mu(A \in m) = m \wedge \overline{m \wedge A}$	1	1				-			1		-	-
$\mu(m \in A) = A \wedge \overline{m \wedge A}$							1	1				1
$Q = d(m, A) \lor \mu(m \in A) \lor \mu(A \in m)$	1	1					1	1	1			1
Q(m, A) = (6/12)	1	1	1	1	1	1						

Здесь сформирована не только оценка взаимодействия векторов, равная Q(m,A)=(6/12), но, что самое главное, единичные координаты строки $Q=d(m,A)\vee \mu(m\in A)\vee \mu(A\in m)$ идентифицируют все существенные переменные, по которым имеется некачественное взаимодействие векторов.




Рисунок 2 – Регистр сдвига и уплотнения единиц

Для сравнения двух решений, полученных в результате логического анализа, используются сжатые векторы качества Q, над которыми выполняется процедура, включающая следующие векторные операции:

$$Q\!(m,A)\!=\!\!\begin{cases} \!Q_1(m,A)\!\leftarrow\! \text{or}[Q_1(m,A)\land Q_2(m,A)\oplus Q_1(m,A)]\!=\!0;\\ Q_2(m,A)\!\leftarrow\! \text{or}[Q_1(m,A)\land Q_2(m,A)\oplus Q_1(m,A)]\!=\!1.\end{cases}$$

Вектор-бит ог-оператор девекторизации формирует двоичное битовое решение на основе применения логической операции ог к п разрядам вектора существенных переменных критерия качества. Схемотехническое решение процедуры выбора

$$Q = \begin{cases} Q_1 \leftarrow Y = 0 \\ Q_2 \leftarrow Y = 1 \end{cases}$$

и аналитическая процесс-модель имеют три операции, которые представлены на рис. 3.




Рисунок 3 – Процесс-модель выбора решения

Для двоичных векторов, представляющих собой критерии качества, ниже выполнена процедура выбора лучшего их них на основании выражения, представленного в (4):

$Q_1(m, A) = (6,12)$	1	1	1	1	1	1				
$Q_2(m, A) = (8,12)$	1	1	1	1	1	1	1	1		
$Q_1(m,A) \wedge Q_2(m,A)$	1	1	1	1	1	1				
$Q_1(m,A) \oplus Q_1(m,A) \wedge Q_2(m,A)$										
$Q(m,A) = Q_1(m,A)$	1	1	1	1	1	1				

Векторные логические критерии качества взаимодействия ассоциативных наборов позволяют получать оценку поиска, распознавания и принятия решения с высоким быстродействием логических параллельных операций, что особенно существенно для критических систем реального времени.

Процесс-модель поиска, распознавания и принятия решения.

Метрика качества, представленная в (3), дает возможность оценивать близость пространственных объектов друг к другу, а также взаимодействие векторных пространств. Представленная ниже процесс-модель P(m,A), сопровождается интегральным критерием качества, который оценивает не только кодовое расстояние по Хэммингу, но и эффективность взаимодействия объектов. Аналитическая запись обобщенной процесс-модели для выбора лучшего взаимодействия входного запроса m с системой логических ассоциативных отношений представлена в следующем виде:

$$\begin{split} P(m,A) &= \min Q_{i} \left(m \sum_{i=1}^{n} A_{i} \right) = \\ &= \vee [(Q_{i} \bigwedge_{j=1,n}^{\wedge} Q_{j}) \oplus Q_{i}] = 0; \\ Q(m,A) &= (Q_{1},Q_{2},...,Q_{i},...,Q_{n}); \\ A &= (A_{1},A_{2},...,A_{i},...,A_{n}); \\ \Delta &= \{ \text{and, or, xor, not, slc, nop} \}; \\ A_{i} &= (A_{i1},A_{i2},...,A_{ij},...,A_{is}); \\ A_{ij} &= (A_{ij1},A_{ij2},...,A_{ijr},...,A_{msq}); \\ m &= (m_{1},m_{2},...,m_{r},...,m_{q}). \\ Q_{i} &= d(m,A_{i}) \vee \mu(m \in A_{i}) \vee \mu(A_{i} \in m), \\ d(m,A_{i}) &= m \oplus A_{i}; \\ \mu(m \in A_{i}) &= A_{i} \wedge \overline{m \wedge A_{i}}; \\ \mu(A_{i} \in m) &= m \wedge \overline{m \wedge A_{i}}. \end{split}$$
 (5)

Комментарии: 1) Функциональность Р(m, A) задает аналитическую модель вычислительного процесса в виде высказывания, минимизирующего интегральный критерий качества. 2) Структуры данных представлены вершин-таблиц графа $A = (A_1, A_2, ..., A_i, ..., A_m)$, логически взаимодействующих между собой. 3) Вершина графа задается упосовокупностью вектор-строк рядоченной ассоциативной таблицы $A_i = (A_{i1}, A_{i2}, ..., A_{ii}, ..., A_{is})$ решений, строка $A_{ij} = (A_{ij1}, A_{ij2}, ..., A_{ijr}, ..., A_{msq})$ представляет собой истинное высказывание. Поскольку функционал, представленный в виде таблицы, не имеет постоянных во времени входных и выходных переменных, то данная структура отличается от последовательной машины фон Неймана, задаваемой конечными автоматами Мили и Мура. Равнозначность всех переменных в векторе $A_{ij} = (A_{ij1}, A_{ij2}, ..., A_{ijr}, ..., A_{msq})$ создает одинаковые условия их существования, что означает инвариантность решения задач прямой и обратной импликации в пространстве $A_i \in A$. Ассоциативный вектор A_{ii} определяет собой явное решение, где каждая переменная задается в конечном, многозначном и дискретном алфавите $A_{iir} \in \{\alpha_1, \alpha_2, ..., \alpha_i, ..., \alpha_k\} = \beta$. Взаимодейст-

вие P(m,A), входного вектора-запроса $m=(m_1,m_2,...,m_r,...,m_q)$ с графом $A=(A_1,A_2,...,A_i,...,A_m)$, формирует множество решений с выбором лучшего из них по минимальному критерию качества:

$$P(m, A) = \min Q_i [m \wedge (A_1 \vee A_2 \vee ... \vee A_i \vee ... \vee A_m)].$$

Конкретное взаимодействие вершин графа между собой создает функциональность $A = (A_1, A_2, ..., A_i, ..., A_m),$ которая может оформлена в следующие структуры: 1) Единственная ассоциативная таблица, содержащая все решения логической задачи в явном виде. Преимущество - максибыстродействие параллельного мальное ассоциативного поиска решения по таблице. Недостаток - максимально высокая аппаратурная сложность размещения таблицы большой размерности. 2) Древовидная (графовая) структура бинарных отношений между функциональными примитивами, каждый из которых формирует таблицу истинности для незначительного количества переменных. Преимущество максимально низкая аппаратурная сложность решения задачи. Недостаток - минимальное быстродействие последовательного ассоциативного поиска решения по дереву. 3) Компромиссная графовая структура логически понятных для пользователя отношений между примитивами, каждый из которых формирует таблицу истинности для логически сильно взаимосвязанных переменных. Преимущество – высокое быстродействие параллельного ассоциативного поиска решений по минимальному числу таблиц, составляющих граф, а также сравнительно невысокая аппаратурная сложность решения задачи. Недостаток - снижение быстродействия из-за последовательной логической обработки графовой структуры явных решений, найденных в таблицах. Разбиение одной таблицы (ассоциативной памяти) на k частей приводит к уменьшению аппаратных затрат, выраженных в компонентах (логических таблицах) (LUT - Look Up Table) программируемой логической матрицы [15,16]. Каждая ячейка памяти создается с помощью четырех лутов. Учитывая, что ассоциативную матрицу можно представить квадратом со стороной п, суммарные аппаратные затраты Z(n) памяти для хранения данных и время T(n) анализа логического ассоциативного графа функционально зависят от числа n разбиений таблицы или числа вершин графа:

$$Z(n) = k \times \frac{1}{4} \times \left(\frac{n}{k}\right)^{2} + h = \frac{n^{2}}{4 \times k} + h, (h = \{n, const\};$$

$$T(n) = \frac{4 \times k}{t_{clk}} + \frac{4}{t_{clk}} = \frac{4}{t_{clk}} (k+1), (t_{clk} = const).$$
(6)

Здесь h – затраты на общую схему управления системой ассоциативных памятей. Платой за уменьшение

аппаратуры является снижение быстродействия обработки структуры памятей или увеличение периода анализа компонентов системы. Период обработки одной ассоциативной памяти представлен циклом из 4-х синхроимпульсов. Число разбиений k пропорционально увеличивает количество тактов в худшем варианте по-

следовательного соединения памятей. Слагаемое
$$\frac{4}{t_{clk}}$$

задает время, необходимое для подготовки данных на входе системы, а также для их декодирования на выходе вычислительной структуры. Функциональные зависимости аппаратных затрат и времени анализа графа ассоциативных памятей от числа вершин или разбиений представлены на рис. 4.




Рисунок 4 – Функции аппаратуры и времени от числа разбиений

Обобщенная функция эффективности графовой структуры от числа вершин

$$f[Z(n),T(n)] = Z(n) + T(n) = \left(\frac{n^2}{4 \times k} + h\right) + \left(\frac{4}{t_{clk}}(k+l)\right)$$
 (7)

позволяет определить оптимальное разбиение совокупного и наперед заданного объема ассоциативной памяти [10-12]. В случае, представленном на рис. 4, лучшее разбиение есть минимум аддитивной функции, который определяется значением k, обращающим производную функции в нуль: $n\times n=600\times 600$, h=200, $t_{clk}=4$, k=4.

Предложенная процесс-модель анализа графа ассоциативных таблиц, а также введенные критерии качества получаемых решений являются основой для разработки специализированной мультипроцессорной архитектуры, ориентированной на параллельное выполнение векторных логических операций.

Архитектура логического ассоциативного мульти- процессора

Для анализа больших информационных объемов логических данных существует несколько практически ориентированных технологий: 1. Использование рабо-

чей станции для последовательного программирования задачи, где стоимость ее решения, а также временные затраты очень высоки. 2. Разработка специализированного параллельного процессора на основе ПЛМ. Высокий параллелизм обработки информации компенсирует сравнительно низкую по сравнению с CPU тактовую частоту. Такое схемотехническое решение с возможностью перепрограммирования является по производительности выигрышным вариантом. Недостаток отсутствие гибкости, характерной программным методам решения логических задач и высокая стоимость реализации системы на кристалле ПЛМ при больших объемах промышленного выпуска изделия. 3. Лучшее решение связано с объединением достоинств ЦПЭ, ПЛМ и заказных СБИС [15,16]. Это - гибкость программирования, возможность корректирования исходных кодов; минимальная мощность команд и простые схемотехнические решения аппаратной реализации мультипроцессора; распараллеливание логических процедур на структуре однобитовых процессоров. Имплементация мультипроцессора в кристалл заказной СБИС дает возможность получать максимальную тактовую частоту, минимальную стоимость микросхемы при больших объемах выпуска изделия, низкое энергопотребление. Объединение преимуществ перечисленных технологий определяет базовую конфигурацию LAMP, который имеет сферическую структуру мультипроцессора (рис. 5), состоящую из 16 векторных секвенсоров (устройств последовательного управления). Каждый из них, включая граничные элементы, соединен с восемью соседними. Структура LAMP имеет прототип в виде процессора PRUS [17], разработанного доктором Stanley Hyduke (CEO Aldec, USA).




Рисунок 5 – Макроархитектура LAMP и интерфейс

Занесение информации в процессор подобно классической схеме (design flow), за исключением того, что стадия размещения и трассировки заменяется фазой распределения программ и данных между всеми логическими бит-процессорами, работающими параллельно. Компилятор обеспечивает размещение данных по процессорам, задает время формирования решения на выходе каждого из них, а также планирует передачу полученных результатов другому процессору. LAMP есть эффективная сеть процессоров, которая обрабатывает данные и обеспечивает обмен информацией между компонентами сети в процессора позволяет эффективно обрабатывать сверхбольшие массивы, насчиты-


вающие миллионы бит информации, затрачивая на это в сотни раз меньше времени по сравнению с универсальным процессором. Базовая ячейка - векторный процессор для LAMP может быть синтезирован на 200 вентилях, что дает возможность сеть, содержащую 4096 вычислителей, легко реализовать в виде заказных СБИС, используя современную кремниевую технологию. Учитывая, что затраты памяти для хранения данных весьма незначительны, LAMP может представлять интерес для проектирования систем управления в таких областях человеческой деятельности, как: индустмедицина, защита информации, геология, прогнозирование погоды, искусственный интеллект, космонавтика. LAMP представляет особый интерес для цифровой обработки данных, распознавания образов и криптоанализа.

Если говорить о функционировании (системы) LAMP, то ее основная цель есть получение квазиоптимального решения в интегрированной задаче поиска и/или распознавания путем использования компонентов инфраструктуры, ориентированных на выполнение векторных логических операций:

$$P(m, A) = \min Q_i(m \underset{i=1}{\overset{n}{\Delta}} A_i), m = \{m_a, m_b, m_c, m_d\}.$$

Интерфейс системы, соответствующий данному функционалу, представлен на рис. 5. Все компоненты $\{A, m_a, m_b, m_c, m_d\}$ могут быть как входными, так и выходными. Двунаправленная детализация интерфейса связана с инвариантностью отношения всех переменных, векторов, А-матрицы и компонентов к входам и/или выходам инфраструктуры. Поэтому структурная модель системы LAMP может быть использована для решения любых задач прямой и обратной импликации в дискретном логическом пространстве, чем подчеркивается ее отличие от концепции автоматной модели вычислительного устройства с выраженными входами Компоненты выходами. или регистры $m = (m_a, m_b, m_c, m_d)$ используются для получения решения в виде буферных, входных и выходных векторов, а также для идентификации оценки качества удовлетворения входного запроса.

Одним из возможных вариантов архитектуры мультипроцессора LAMP может служить структура, представленная на рис. 6.






Рисунок 6 – Архитектура LAMP и структура секвенсора

Основным компонентом структуры является мультипроцессорная матрица $P = [P_{ij}]$, card (4×4) , содержащая 16 вектор-процессоров, каждый из которых предназначен для выполнения пяти логических векторных операций над содержимым памяти данных, представленной в виде таблицы размерностью $A = card(m \times n)$.

Интерфейсный блок служит для обмена данными и загрузки программы обработки данных в соответствующую память команд. Блок управления осуществляет инициализацию выполнения команд логической обработки данных и синхронизирует функционирование всех комопнентов мультипроцессора. Infrastructure IP [1] предназначен для сервисного обслуживания всех модулей, диагностирования дефектов и восстановления работоспособности компонентов и устройства в целом. Элементарный логический ассоциативный процессор или секвенсор (рис. 6), входящий в состав мультипроцессора, содержит: логический процессор (LP), ассоциативную (память) А-матрицу для параллельного выполнения базовых операций, блок векторов т, предназначенный для параллельного обслуживания строк и столбцов А-матрицы, а также обмена данными в процессе вычислений, память прямого доступа (СМ), сохраняющую команды программы обработки информации, автомат (CU) управления выполнением логических операций, интерфейс (I) связи секвенсора с другими элементами и устройствами мультипроцессора.

Логический процессор (LP) (рис. 7) осуществляет выполнение пяти операций (and, or not, xor, s1c – shift left bit crowding – уплотнение единиц со сдвигом влево), которые являются базой для создания алгоритмов и процедур информационного поиска и оценивания решения.




Рисунок 7 - Структура блока логических вычислений

Модуль LP имеет мультиплексор на входе для выбора двух из пяти операндов, которые подаются на выбранный логический векторный оператор. Сформированный результат через мультиплексор (элемент ог) заносится в один из пяти операндов (память: вектор или матрица), который выбирается соответствующим адресом.

Особенности реализации логического процессора

заключаются в наличии трех бинарных (and, or, xor) и двух унарных (not, slc) операций. Последние можно присоединять к такту обработки регистровых данных путем выбора одной из трех операций (not, slc, nop нет операции). Для повышения эффективности работы логического устройства вводятся два элемента с пустой операцией. Если необходимо выполнить только унарную операцию, то на уровне бинарных команд следует выбрать пор, что практически означает передачу данных через повторитель ко второму уровню унарных операций. Все операции в LP - регистровые или регистрово-матричные. Последние предназначены для анализа вектор-строк таблицы при использовании входного т-вектора как запроса для точного поиска информации. В блоке логических вычислений допустимо следующее сочетание операций и операндов:

$$\begin{split} C = \begin{cases} \{m_{a}, m_{b}, m_{c}, m_{d}\} \Delta A_{i}; \\ \{m_{a}, m_{b}, m_{c}, m_{d}\} \Delta \{m_{a}, m_{b}, m_{c}, m_{d}\}; \\ \{\text{not}, \text{nop}, \text{slc}\} \ \{m_{a}, m_{b}, m_{c}, m_{d}, A_{i}\}. \end{cases} \\ \Delta = \{\text{and}, \text{or}, \text{xor}\}. \end{split}$$

Реализация всех векторных операций блока логических вычислений для одного секвенсора в среде Verilog с последующей послесинтезной имплементацией в кристалл программируемой логики дает результаты:

Logic Block Utilization:

Number of 4 input LUTs: 400 out of 9,312 4%

Logic Distribution:

Number of occupied Slices: 200 out of 4,656 4%

Number of Slices only related logic: 200 out of 200 100 %

Total Number of 4 input LUTs: 400 out of 9,312 4%

Number of bonded IOBs: 88 out of 320 29% Total equivalent gate count for design: 2400

Тактовая частота выполнения регистровых операций в кристалле Virtex 4, Xilinx равна 100 МГц, что существенно выше аналогичных процедур на компьютере с частотой $1\Gamma\Gamma$ ц.

Выводы

Существующие программные аналоги не предлагают чисто ассоциативно-логических маршрутов поиска, распознавания и принятия решений в дискретном информационном пространстве [21,22,25]. Практически все они используют универсальную систему команд современного дорогостоящего процессора с математическим сопроцессором. С другой стороны, аппаратные специализированные средства логического анализа, которые могут выступать прототипами [4,5], как правило, ориентированы на побитовую или невекторную обработку информации.

Для устранения недостатков программных аналогов и аппаратных прототипов в работе предложен новый подход векторно-логической обработки ассоциативных данных с полным исключением ариф-

метических операций, влияющих на быстродействие и аппаратную сложность, который оказался удачно реализуемым на основе использования современной микроэлектронной аппаратуры в виде мультипроцессорной цифровой системы на кристалле.

Фактическая реализация подхода основывается на использовании новой инфраструктуры, которая включает следующие компоненты: 1. Процесс-модели анализа ассоциативных таблиц на основе использования векторных логических операций для поиска, распознавания образов, принятия и оценивания решений в векторном дискретном булевом пространстве. Модели ориентированы на достижение высокого быстродействия параллельного векторного логического анализа информации и подсчета критериев качества решения. 2. Мультипроцессорная архитектура параллельного решения ассоциативно-логических задач с минимальным множеством векторных логических операций и полным исключением арифметических команд, что обеспечивает высокое быстродействие, минимальную И незначительное энергопотребление LAMP, имплементированного в кристалл программируемой логики.

Достоверность и практическая значимость полученных результатов подтверждается созданием инфраструктуры мультипроцессора для диагностирования и восстановления работоспособности компонентов памяти в цифровой системе на кристалле. Дальнейшие исследования направлены на разработку прототипа логического ассоциативного мультипроцессора в целях решения актуальных задач поиска, распознавания и принятия решений с помощью предложенной инфраструктуры векторного логического анализа.

Литература

- Zorian Y. Test Strategies for System-in-Package / Y. Zorian // Plenary Paper of IEEE East-West Design & Test Symposium (EWDTS'08). Lviv, Ukraine. 2008.
- 2. Smith L. 3D Packaging Applications, Requirements, Infrastructure and Technologies / L. Smith // Fourth Annual International Wafer-Level Packaging Conference. San Jose, California. September, 2007.
- 3. *The next Step* in Assembly and Packaging: System Level Integration in the package (SiP) / Editors: William Chen, W. R. Bottoms, Klaus Pressel, Juergen Wolf // SiP White Paper. International Technology Roadmap for Semiconductors.—2007.—P. 17-23.
- 4. *А.С. №1439682. 22.07.88.* Регистр сдвига / Какурин Н.Я., Хаханов В.И., Лобода В.Г., Какурина А.Н. 4с.
- 5. *Бондаренко М.Ф.* О мозгоподобных ЭВМ / М.Ф. Бондаренко, З.В. Дударь, И.А. Ефимова, В.А. Лещинский, С.Ю. Шабанов–Кушнаренко // Радио-

- электроника и информатика. Харьков: ХНУРЭ. 2004. N 2. C. 89–105.
- 6. *Бондаренко М.Ф.* Об алгебре предикатов / М.Ф. Бондаренко, Ю.П. Шабанов–Кушнаренко // Бионика интеллекта. Харьков: ХНУРЭ. 2004. № 1. С. 15–26.
- 7. *Бондаренко М.Ф.* Теория интеллекта. Учебник. / М.Ф. Бондаренко, Ю.П. Шабанов–Кушнаренко; Харьков: СМИТ, 2006, 592 с.
- 8. *Бондаренко М.Ф.* Модели языка / М.Ф. Бондаренко, Ю.П. Шабанов–Кушнаренко // Бионика интеллекта. Харьков: ХНУРЭ. 2004. № 1. С. 27–37.
- 9. *Акритас А.* Основы компьютерной алгебры с приложениями: Пер. с англ. / А. Акритас.— М.: Мир, 1994.— 544 с.
- 10. Гилл Ф. Практическая оптимизация. / Ф. Гилл, У. Мюррей, М. Райт. М.: Мир, 1985. 509 с.
- 11. *Атметков А.В.* Методы оптимизации / А.В. Аттетков, С.В. Галкин, В.С. Зарубин.— М.: Издательство МГТУ им. Н.Э. Баумана, 2003.— 440 с.
- 12. Дегтярев Ю. И. Методы оптимизации: Учебное пособие для вузов / Ю. И. Дегтярев. М.: Сов. Радио, 1980.— 270 с.
- 13. Bergeron J. Writing Testbenches Using SystemVerilog / J. Bergeron // Springer Science and Business Media, Inc, 2006. 414 p.
- 14. *Abramovici M.* Digital System Testing and Testable Design / M. Abramovici, M.A. Breuer and A.D. Friedman.– Comp. Sc. Press, 1998.–652 p.
- Densmore D. A Platform–Based taxonomy for ESL Design / Douglas Densmore, Roberto Passerone, Alberto Sangiovanni–Vincentelli // Design & Test of computers. 2006. P. 359–373.
- 16. *Хаханов В.И*. Проектирование и тестирование цифровых систем на кристаллах / В.И. Хаханов, Е.И. Литвинова, О.А. Гузь. Харьков: ХНУРЭ, 2009.—484c.
- 17. Hahanov V.I. SIGETEST Test generation and fault simulation for digital design / V.I. Hahanov, D.M. Gorbunov, Y.V. Miroshnichenko, O.V. Melnikova, V.I. Obrizan, E.A. Kamenuka // Proc. of Conf. «Modern SoC Design Technology based on PLD».— Kharkov.— 2003.— C. 50-53.
- 18. *Автоматизация* диагностирования электронных устройств/ Ю.В.Малышенко и др./ Под ред. В.П.Чипулиса.— М.: Энергоатомиздат, 1986.— 216с.
- 19. *Хаханов В.И.* Проектирование и верификация цифровых систем на кристаллах / В.И. Хаханов, И.В. Хаханова, Е.И. Литвинова, О.А. Гузь.— Харьков: Новое слово, 2010.—528с.
- Cohen A.A. Addressing architecture for Brain-like Massively Parallel Computers / Euromicro Symposium on Digital System Design (DSD'04).— 2004. — P. 594-597.
- 21. Липаев В.В. Программная инженерия. Методологические основы. Учебник.— М.: Теис, 2006.— 608 с.

ІНФОРМАЦІЙНО-КЕРУЮЧІ СИСТЕМИ НА ЗАЛІЗНИЧНОМУ ТРАНСПОРТІ

- 22. *Трахтенгерц Э.А.* Компьютерные методы реализации экономических и информационных управленческих решений. СИНТЕГ, 2009. 396 с.
- 23. *Кузнецов О.П.* О моделировании быстрых интеллектуальных процессов обыденного мышления // Интеллектуальные системы. 1997.— Т.2, Вып. 1-4.
- 24. *Кузнецов О.П.* Быстрые процессы мозга и обработка образов // Новости искусственного интеллекта. 1998.– №2.
- 25. Васильев С.Н., Жерлов А.К., Федосов Е.А., Федунов Б.Е. Интеллектуальное управление динамическими системами. М.: Физ.-мат. лит-ра, 2000. 352 с.

Ключові слова: мультипроцессор, анализ информации, логическое ассоциативное отношение, процессмодель

Поступила 10.06.2010 г.

Резюме

Предлагается инфраструктура быстродействующего мультипроцессора параллельного анализа информации, представленной в виде аналитических, графовых и табличных форм ассоциативных отношений, для поиска, распознавания и принятия решений в п-мерном векторном дискретном пространстве. Рассматриваются векторно-логические процессмодели актуальных прикладных задач, качество решения которых оценивается введенной интегральной неарифметической метрикой взаимодействия булевых векторов

Запропоновано архітектуру швидкодіючого мультипроцесора паралельного аналізу інформації, представленої у вигляді аналітичних, графових і табличних структур асоціативних відношень, для пошуку, розпізнавання та прийняття рішень у п-вимірному векторному дискретному просторі. Розглядаються векторно-логічні процес-моделі актуальних прикладних задач, якість рішення яких оцінюється введеною інтегральною неарифметичною метрикою взаємодії булевих векторів

The architecture of high-speed multiprocessor for information parallel analysis in analytic, graph and tabular form is proposed. It is designed for searching, pattern recognition and decision-making in the n-dimensional vector discrete space. The vector logic process models for actual applied problems are considered. The solution quality is evaluated by proposed integral nonarithmetical metric of Boolean vectors interaction