НЕКОТОРЫЕ ПРИНЦИПЫ ПОСТРОЕНИЯ ПОМЕХОУСТОЙЧИВЫХ АЦП

Н. В. Алипов, А. П. Стахов, А. Н. Печенежский

Харьков

В работах [1, 2] описаны оптимальные помехоустойчивые алгоритмы. В настоящей статье рассматриваются принципы построения названных алгоритмов. Прежде чем сформулировать эти принципы, остановимся на особенностях помехоустойчивых алгоритмов, важных с точки зрения практической реализации.




Рис. 1.

Первая особенность состоит в том, что в помехоустойчивых алгоритмах ($B[i,\ k,$ о, $A_v(m,\ l)]$-алгоритмах), подобно алгоритмам поразрядного уравновешивания (i, k, о)-алгоритмах), [3] осуществляется процесс $(K+1)$-го кодирования преобразуемого сигнала.

Вторая особенность состоит в том, что на определение значения q-го разряда цифрового эквивалента затрачивается переменное количество ходов алгоритма (или тактов ПНК). Это приводит к тому, что при одних и тех i, k структура ПНК, реализующего $B[i,\ k,$ о, $A_v(m,\ l)]$-алгоритм, отличается от структуры ПНК, реализующего $[i,\ k,$ о$]$-алгоритм, наличием некоторого адаптивного блока, регулирующего число тактов на определение одного $(K+1)$-го разряда. Блок-схема ПНК, реализующего один из $B[i,\ k,$ о, $A_v(m,\ l)]$-алгоритмов, приведена на рис. 1, где *1* — ПНК, реализующий $[i,\ k,$ о$]$-алгоритм; *2* — адаптивный блок, регулирующий число тактов на определение значения $(K+1)$-го разряда цифрового эквивалента аналоговой величины; *3* — тактовый генератор; *4* — выход блока *2*.

$$Z_0 = \bar{a}_1;$$
$$Z_1 = a_1\bar{a}_2;$$
$$Z_2 = a_2\bar{a}_3;$$
$$\ldots\ldots\ldots$$
$$Z_l = a_l\bar{a}_{l+1};$$
$$\ldots\ldots\ldots$$
$$Z_{k+1} = a_{k+1}\bar{a}_k;$$
$$Z_k = a_k;$$

$\underline{a_j}$ — прямой выход j-го ИЭ;

$\overline{a_j}$ — инверсный выход j-го ИЭ;

X — преобразуемый сигнал.

На рис. 2 приведена упрощенная структурная схема ПНК реализующего $B[i, k, o, A(m, l)]$-алгоритма для случая, когда m конечно. Здесь $ПС_0, \ldots, ПС_{k+2}$ — пересчетные схемы по основанию $(l+1)$; $ПС_{k+2}$ — пересчетная схема по основанию m (счетчик количества помех, возникших на входе ПНК); $Т_n$ — триггер.




Рис. 2.

Опишем работу схемы. По сигналу «Начальная установка» схема переходит в начальное состояние. При этом $ПС_0, \ldots, ПС_{k+1}$, $ПС_{k+2}$ устанавливаются в исходное состояние, триггер $Т_n$ устанавливается в такое состояние, при котором вентель В закрывается.

По сигналу «Пуск» триггер $Т_n$ устанавливается в единичное состояние, при этом вентель В открывается. Генератор *3* вырабатывает две серии импульсов τ_1 и τ_2, сдвинутых во времени. Импульс серии τ_2 через вентель В перебросит триггер $Т_n$ в нулевое состояние и в ПНК 1, реализующего $[i, k, o]$-алгоритм, сформирует эталонные уровни $U_1, U_2, U_3, \ldots, U_k$ для 1-го, 2-го, ..., k-го ИЭ, соответствующие старшему $(k+1)$-му разряду.

Импульс серии τ_1 производит опрос схем $И_1$, $И_3 — И_{k+4}$; одновременно с опросом указанных схем импульс τ_1 приводит пере-

счетную схему ПС$(k+1)$ в первое состояние. На выходе одной из схем $И_3 — И_{k+4}$ появится импульс. Если $U_l < U_x < U_{j+1}$, то импульс появится на выходе схемы $И_{3+j}$ $(j = 0, 1, 2, \ldots, k)$. Пусть импульс появится на выходе $И_{3+j}$, тогда этот импульс приведет $ПС_j$ в первое состояние. На этом заканчивается первый такт работы ПНК. Второй такт начинается с поступлением импульса серии τ_2. Этот импульс в схеме не произведет никаких изменений, так как на вентель В и схему $И_1$ поданы запрещающие потенциалы.

Импульс серии τ_1 произведет опрос схем $И_1$, $И_3 \div И_{k+4}$ и перевод пересчетной схемы ПС$(k+1)$ во второе состояние. На выходе одной из схем $И_3 — И_{k+4}$ появляется импульс. Возможно, что импульс появляется повторно на выходе схемы $И_{3+j}$ либо на выходе схемы $И_{3+q}$ $(q \neq j)$. Если импульс появляется на выходе схемы $И_{3+j}$, то $ПС_j$ переходит во второе состояние; если импульс появляется на выходе схемы $И_{3+q}$, то $ПС_q$ перейдет в первое состояние. На этом заканчивается второй такт работы ПНК.

Аналогично схема работает на 3-м, . . . , l-м такте. Рассмотрим работу схемы на $(l+1)$-м, $(l+2)$-м тактах.

$(l+1)$-й такт

Импульс серии τ_2 в схеме не произведет никаких изменений, так как на вентель В в схему $И_1$ поданы запрещающие потенциалы.

Импульс серии τ_1 произведет опрос схем $И_2$, $И_3 — И_{k+4}$ и перевод пересчетной схемы ПС$(k+1)$ в $(l+1)$-е состояние. На выходе одной из схем $И_3 — И_{k+4}$ появляется импульс. Этот импульс может появиться на выходе схемы $И_{3+j}$ либо на выходе $И_{3+p}$ $(p \neq j)$. Если импульс появляется на выходе $И_{3+j}$, то пересчетная схема $ПС_j$ изменяет состояние, если на выходе схемы $И_{3+j}$, пересчетная схема $ПС_p$ изменяет свое состояние. Если в течение $(l+1)$-тактов импульс появится на выходе схемы $И_{3+j}$, то под действием последнего импульса пересчетная схема ПС переходит в $(l+1)$-е состояние. При этом на выходе схемы $ПС_j$ появится импульс, который через ИЛИ устанавливает триггер $Т_n$ в единичное состояние, открывая тем самым вентель В. На выходе схемы $ИЛИ_{2+j}$ появляется разрешающий потенциал Z_j.

Если в течении $(l+1)$-тактов были такие случаи, когда импульс появлялся на выходе схемы $ПС_p$, то последний импульс с выхода $И_{3+j}$ не переводит $ПС_j$ в $(l+1)$-е состояние.

По этой причине триггер $Т_n$ остается в нулевом состоянии. На этом заканчивается $(l+1)$-й такт.

$(l+2)$-й такт

Импульс серии τ_2 проходит через вентель В, если пересчетная схема $ПС_j$ находится в $(l+1)$-м состоянии. При этом происходит запись значения Z_j в регистр хранения результата преобразования и формирования новых значений $U_1, U_2, \ldots, U_k$.

Одновременно с этим импульс серии τ_2 перебросит триггер $Т_п$ в нулевое состояние, закрывая тем самым вентель В, и установит $ПС_0 — ПС_{k+1}$ в исходное состояние. На этом заканчивается определение значения старшего разряда цифрового эквивалента аналоговой величины.

Импульс серии τ_2 не проходит через вентель В, если пересчетная схема $ПС_l$ находится в $(l+1)$-м состоянии. Импульс серии τ_2 опросит схему $И_2$, так как на потенциальные входы этой




Рис. 3.

схемы поданы разрешающие потенциалы с выходов пересчетных схем $ПС_0 \div ПС_{k+1}$, в связи с этим на выходе $И_2$ появляется импульс, который устанавливает пересчетные схемы $ПС_0 — ПС_{(k+1)}$ в исходное состояние, а пересчетную схему $ПС_{(k+2)}$ — в первое состояние. После этих изменений начинается повторный цикл определения значения старшего разряда цифрового эквивалента аналоговой величины.

На последующих тактах схема работает аналогично. В случае, когда пересчетная схема $ПС_{(k+2)}$ переходит в m-е состояние, что соответствует действию на входе ПНК m-помех длительностью l, происходит переключение структуры в режим работы $[i, k, o]$-алгоритма.

Рассмотрим работу структуры в режиме $[i, k, o]$-алгоритма. Пусть схема оказалась в состоянии, когда вентель В открыт. Тогда импульс серии τ_2 пройдет через вентель, запишет соответствующее Z_i в регистр хранения результата преобразования и сформулирует новые эталонные уровни $U_1, U_2, \ldots, U_k$.

Одновременно с этим импульс серии τ_1 установит в нулевое состояние триггер T_n и пересчетные схемы $ПС_0 \div ПС_{(k+1)}$.

Импульс серии τ_1 опросит схемы $И_1$, $И_3 — И_{3+k}$. Так как на потенциальный вход схемы $И_1$ подан разрешающий потенциал, на выходе схемы $И_1$ появится импульс, который установит триггер T_n в единичное состояние, открывая тем самым вентель В. На этом заканчивается такт работы ПНК. На следующем такте импульс пройдет через вентель В, запишет соответствующее значение τ_2 в регистр хранения результата преобразования и сформулирует новые эталонные уровни $U_1, U_2, \ldots, U_k$. Одновременно с этим установит триггер T_n, пересчетные схемы $ПС_0 — ПС_{(k+1)}$ в нулевое состояние.

На следующих тактах ПНК работает аналогично. На рис. 3 приведена структура ПНК, реализующего $B[i, k, o, A_1(m, l)]$-алгоритм, для случая, когда $m \to \infty$. Функционирование структуры, изображенной на рис. 3, аналогично функционированию структуры, изображенной на рис. 2, для режима $B[i, k, o, A_1(m, l)]$-алгоритма.

ЛИТЕРАТУРА

1. Н. В. Алипов, И. В. Витенько, А. П. Стахов. Корректирующие (i, k, s)-алгоритмы. Сб. «Приборы и системы автоматики», вып. 11. Изд-во ХГУ, Харьков, 1969.

2. Н. В. Алипов, А. П. Стахов. Оптимальные алгоритмы АЦП, работающие в условиях импульсных помех. Труды семинара «Аналого-цифровые и цифро-аналоговые преобразователи», вып. 2. Институт кибернетики, Киев, 1969.

3. Н. В. Алипов, А. П. Стахов. Некоторые классы корректирующих алгоритмов. Труды семинара «Аналого-цифровые и цифро-аналоговые преобразователи», вып. 1. Институт кибернетики, Киев, 1969.

К ВОПРОСУ О ПОСТРОЕНИИ АВТОМАТИЧЕСКИХ ФУНКЦИОНАЛЬНЫХ ПРЕОБРАЗОВАТЕЛЕЙ

Н. И. Корсунов, Е. В. Корсунова

Харьков

Одна из проблем аналоговой вычислительной техники — построение автоматически перестраиваемых функциональных преобразователей. Решение данной проблемы тесно связано с предотвращением взаимодействия между элементами, при котором изменение наклона, вносимого одним элементом, не влияло бы на работу других элементов функционального преобразователя [1].

Нашедший в последнее время широкое применение метод непрерывной математической логики не разрешил данной проблемы [2].

Целью настоящей работы является построение автоматически перестраиваемого функционального преобразователя, у которого