

МОДЕЛІ ПРОЄКТУВАННЯ ПОТОКОВОГО ONLINE-ОБЧИСЛЮВАЧА СТЕПЕНЕВИХ ФУНКЦІЙ

Биканов В.С.

Науковий керівник – доц. Ларченко Л.В.

Харківський національний університет радіоелектроніки
(61166, Харків, пр. Науки, 14, каф. АПОТ, тел. (057) 702-13-26)
e-mail: vladyslav.bykanov@nure.ua, (067)490-31-36

The thesis considers models for designing a bit-stream power function computer. The mathematical model of the device is designed to minimize calculation errors, and the automata model ensures the clarity of the execution of the calculation algorithm for a given function.

При розробленні систем реального часу, орієнтованих на сенсорні системи, Інтернет речей та розподілені системи керування, важливим завданням є узгодження сенсорів з цифровими системами збору та обробки інформації. На даний час отримала розвиток концепція присенсорних обчислень, що передбачає переміщення обробки даних ближче до сенсорних компонентів [1]. При цьому широке застосування знаходять сенсори, що генерують вихідний сигнал у вигляді частотного або ШИМ сигналу, що представляє собою потік імпульсів (бітів) з одиничною амплітудою, в якому інформативним параметром є фіксоване значення бітів за часовий інтервал [2]. Проєктування спеціалізованих функціональних online-обчислювачів з біт-потоківим кодуванням є актуальним завданням, так як процес функціонального перетворення бітових потоків в подібних пристроях є більш простим у порівнянні з іншими видами кодування [3].

Метою даного дослідження є розроблення математичної моделі поточкового online-обчислювача степеневих функцій для підвищення точності обчислень та автоматної моделі пристрою, що забезпечує чіткість виконання обчислювальних операцій.

При розробленні математичної моделі степеневого пристрою використано метод формування приростів висхідних ступінчастих функцій на основі обернених функцій. Математична модель описана системою різницевих нерівностей, при виконанні кожної з яких на виході пристрою формуються біти вихідного потоку, що відповідають вузлам апроксимації відтворюваної степеневій функції. Похибка апроксимації функції для всієї цілочисельних значень аргументу складає 0,5 одиниці молодшого біту аргументу.

На рис.1,а наведено узагальнену архітектурну модель біт-поточкового степеневого online-обчислювача. Block1 і Block2 - конвеєрні архітектури, побудовані на суматорах. Основним обчислювальним елементом архітектури є суматор SM_RES зі зворотним зв'язком, що використовуються в якості компонента порівняння паралельних кодів лівої та правої частин

нерівностей математичної моделі пристрою.

В роботі спроектовано автоматну модель обчислювача заданої функції, що складається з операційного та керуючого автоматів. На основі базової ГСА реалізації степеневих функцій (рис.1,б), було створено ГСА реалізації заданої функції. Операторні вершини ГСА містять обчислювальні стани, що описують конвеєрні обчислення, що реалізуються в пристрою, і які ініціюються сигналами керування автоматом.




Рис.1 Узагальнена архітектура online-обчислювача (а) та базова граф-схема алгоритму реалізації степеневої функції (б)

Розроблені моделі проектування степеневого online-обчислювача дозволяють скоротити час розробки за рахунок загального підходу до проектування пристроїв даного класу. На основі ГСА та графа переходів створено HDL-опис степеневого модуля з використанням HDL-шаблонів обчислювача, здійснено верифікацію та імплементацію модуля в платформу ПЛІС Xilinx Spartan.

Список використаних джерел:

1. Baek, Y., Bae, B., Shin, H. et al. Edge intelligence through in-sensor and near-sensor computing for the artificial intelligence of things. npj Unconventional Computing. 2, 25. 2025. P. 1-17.
2. Larchenko L.V., Parkhomenko A.V., Larchenko B.D., Korniienko V.R. Design models of bit-stream online-computers for sensor components. //Radio Electronics, Computer Science, Control. 2024. №1(68). P. 48-61. <https://ric.zntu.edu.ua/article/view/300944>
3. Vasyliiev O., Larchenko L., Parkhomenko A., Larchenko B., Philippenko I., Miroshnyk A. Research and development of design models of bit-stream fractional-rational real-time computer // IDAACS'2025, 13th IEEE International Conference on Intelligent Data Acquisition and Advanced Computing Systems: Technology and Applications, Gliwice, Poland, 2025, Vol.1, P. 1-6. <https://ieeexplore.ieee.org/document/11322041>