Имплементация кубитных структур данных в параллельный вычислитель

Хаханов, В. И.; Хаханова, И. В.; Дахири, Фарид

Публікація:
Имплементация кубитных структур данных в параллельный вычислитель

dc.contributor.author	Хаханов, В. И.
dc.contributor.author	Хаханова, И. В.
dc.contributor.author	Дахири, Фарид
dc.date.accessioned	2017-06-13T15:07:40Z
dc.date.available	2017-06-13T15:07:40Z
dc.date.issued	2014
dc.description	Предлагается практическая реализация генератора HDL-кода «квантовых» процессоров, использующих диаграммы Хассе для параллельных векторно-логических (теоретико-множественных) вычислений булеанов, применяемых для ускорения решения задач, моделирования, верификации, диагностирования. Программно-аппаратная реализация процессора основывается на использовании языков программирования: С++, Verilog, Python 2.7 и платформ: Microsoft Windows, X Window (в Unix и Linux) и Macintosh OS X. Генератор HDL-кода дает возможность автоматически синтезировать HDL-коды процессорной структуры от 1 до 16 двоичных разрядов для параллельной обработки соответствующего количества входных векторов или слов. Верификация HDL-кода процессора выполняется на тестовых примерах задачи покрытия, использующих две стратегии оптимизации: реверсивный алгоритм для устранения избыточности и разбиение матрицы покрытий на части в целях их последующей параллельной обработки процессорами Хассе.	uk_UA
dc.identifier.uri	http://openarchive.nure.ua/handle/document/3869
dc.language.iso	ru	uk_UA
dc.publisher	Научно-технический журнал : Автоматизированные системы управления и приборы автоматики	uk_UA
dc.subject	Verilog-модель устройства	uk_UA
dc.subject	имплементация	uk_UA
dc.subject	генератор	uk_UA
dc.title	Имплементация кубитных структур данных в параллельный вычислитель	uk_UA
dspace.entity.type	Publication