Оптимизации вычислительного цикла анализа ассерций

Зайченко, С. А.; Чумаченко, С. В.

Публікація:
Оптимизации вычислительного цикла анализа ассерций

dc.contributor.author	Зайченко, С. А.
dc.contributor.author	Чумаченко, С. В.
dc.date.accessioned	2016-05-30T15:33:40Z
dc.date.available	2016-05-30T15:33:40Z
dc.date.issued	2010
dc.description.abstract	Предлагается обзор наиболее значимых оптимизаций вычислительного цикла модели DRTLQ, ориентированных на уменьшение количества элементарных действий по транспортированию событий от входов к выходам модели. Разрабатывается метод компрессии событий на выходе бесконечных репетиций.	uk_UA
dc.identifier.citation	Зайченко, С. А. Оптимизации вычислительного цикла анализа ассерций / С. А. Зайченко, С. В. Чумаченко // АСУ и приборы автоматики : всеукр. межвед. науч.-техн. сб. – Х. : Изд-во ХНУРЭ, 2010. – Вып. 151. – С. 69–79.	uk_UA
dc.identifier.uri	http://openarchive.nure.ua/handle/document/424
dc.language.iso	ru	uk_UA
dc.publisher	ХНУРЭ	uk_UA
dc.subject	метод компрессии событий	uk_UA
dc.subject	модели и методы верификации	uk_UA
dc.subject	методы устранения ошибок	uk_UA
dc.subject	автоматизация проектирования	uk_UA
dc.title	Оптимизации вычислительного цикла анализа ассерций	uk_UA
dc.type	Article	uk_UA
dspace.entity.type	Publication